第3章组合逻辑电路

第3章组合逻辑电路3.1SSI组合逻辑电路的分析3.2SSI组合逻辑电路的设计常用组合逻辑电路3.3编码器3.4译码器3.5数据分配器和数据选择器3.6数值比较电路3.7算数运算电路3.8奇偶校验电路3.9组合逻辑电路的竞争与冒险2/6/20231东北大学信息学院数字电路的分类数字逻辑电路可分为两大类：组合逻辑电路和时序逻辑电路组合逻辑电路：任意时刻的输出，仅取决于该时刻的输入，和过去输入无关。时序逻辑电路：任意时刻的输出，不仅取决于该时刻的输入，还和过去输入有关。2/6/20232东北大学信息学院组合电路框图及一般表达式F1=f1(x1,x2,…xn)F2=f2(x1,x2,…xn)…Fm=fm(x1,x2,…xn)组合电路x1x2xnF1F2Fm图3-1组合逻辑电路框图输入逻辑变量输出逻辑函数2/6/20233东北大学信息学院3.1组合逻辑电路的分析

例1：已知逻辑图，分析功能逻辑表达式：2/6/20234东北大学信息学院例1真值表：

ABC00000001010101101110100111011011000111012/6/20235东北大学信息学院例1功能：输入奇数个1，输出1，否则输出0。奇校验：检查二进制码的奇偶性用途：数字传送不可避免出现差错，一般错一位，错两位的可能性很小，错一位，就会改变奇偶性。在数字传送的开始和结尾处各检查一下奇偶性若相同，认为正确；若不同，认为传送错误。2/6/20236东北大学信息学院3.1组合逻辑电路的分析总结：组合逻辑电路的分析：根据给定的逻辑电路推导归纳出其逻辑功能。分析步骤：2/6/20237东北大学信息学院例3-1试分析图3-2所示电路的逻辑功能。解:

⑴由图3-2写出逻辑表达式2/6/20238东北大学信息学院⑵列出真值表A1

A0F0

F1

F2

F3000110111000010000100001表3-1例3-1真值表例3-12/6/20239东北大学信息学院说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。⑶确定逻辑功能：由真值表看出例3-1A1

A0F0F1

F2F3000110111000010000100001表3-1例3-1真值表A1A0=00时，F0=1，其余为0A1A0=01时，F1=1，其余为0A1A0=10时，F2=1，其余为0A1A0=11时，F3=1，其余为02/6/202310东北大学信息学院若逻辑图为图3-3所示，则电路为低有效电平译码器。=A1A0=A1A0=A1A0=A1A0例3-1交互2/6/202311东北大学信息学院例3-2试分析图3-4所示电路的逻辑功能解：⑴写出逻辑表达式2/6/202312东北大学信息学院⑵列出真值表A1

A0F00011011D0D1D2D3例3-2⑶确定逻辑功能由表看出，A1A0=00时，F=D0；A1A0=01时，F=D1；A1A0=10时，F=D2；A1A0=11时，F=D3。电路具有选择数据输入功能。2/6/202313东北大学信息学院3.2组合逻辑电路的设计已知逻辑功能，设计一电路实现此逻辑功能，与分析过程相反设计步骤：2/6/202314东北大学信息学院3.2组合逻辑电路的设计问：逻辑表达式多样，对应的逻辑图也多样，到底用哪种？答：一般原则：电路最简单实用原则：器件种类和数目最少：经济性连线最少：可靠性2/6/202315东北大学信息学院例：三人表决器。少数服从多数的原则。判定提案是否通过。解：方案一：逻辑规定：设定三个输入变量A，B，C；1为同意，0为反对输出变量L；1为通过，0为不通过

例3-32/6/202316东北大学信息学院BCA000111101表决逻辑卡诺图方案一000001111ABC表3-4例3-3真值表F00000101001110010111011100010111例3-32/6/202317东北大学信息学院例3-3ABBCCAF图3-5方案一逻辑图&&&&2/6/202318东北大学信息学院3.2组合逻辑电路的设计总结：逻辑表达式最简，实现电路不一定最简单、最经济。设计逻辑电路应以集成器件为基本单元，而不应以单个门为单元2/6/202319东北大学信息学院方案二：同意用0表示，不同意用1表示；通过用1表示，不通过用0表示。则列出真值表如表3-4’所示。例3-3ABCF00000101001110010111011111101000表3-4’例3-3真值表表决逻辑卡诺图方案二BCA0001111010111100002/6/202320东北大学信息学院例3-3ABBCCAF图3-6方案二逻辑图&&&&2/6/202321东北大学信息学院例3.2某培训班进行结业考试。有三名评判员，其中一名为主评判员，两名为副评判员。在评判时，按照少数服从多数的原则，而且其中一名必须是主评判员，才可通过。试用与非门构成的逻辑电路实现此评判规定。2/6/202322东北大学信息学院解：（1）设定三个输入变量A，B，C。A表示主评判员；B和C表示副评判员1表示认为合格，0表示认为不合格。设定输出变量为Z：Z=1表示考试通过；Z=0表示考试不通过。2/6/202323东北大学信息学院输入

ABC输出Z

0000

0010

0100

0110

1000

1011

1101

11112/6/202324东北大学信息学院1片与非门：器件种类与数目均少：简单2/6/202325东北大学信息学院某工厂有A、B、C三个车间，各需电力10KW，由厂变电所的X，Y两台变压器供电。其中X变压器的功率为13KVA（千伏安），Y变压器的功率为25KVA。为合理供电，需设计一个供电控制电路。控制电路的输出接继电器线圈。供电时线圈通电。不供电时线圈不通电。线圈动作电压12V，线圈电阻300欧。例3-42/6/202326东北大学信息学院解：

⒈设A、B、C为输入变量，X、Y为输出逻辑函数。A、B、C工作用1表示，不工作用0表示；X，Y供电用1表示，不供电用0表示。则三个车间的工作情况及变压器是否供电，列于表3-3中。(一个车间工作时，X供电，两个车间工作时，由Y供电，三个车间同时工作时，X、Y同时供电)。

例3-42/6/202327东北大学信息学院

⒉写逻辑函数表达式例3-40010100110010111000001010011100101110111XYABC表3-3例3-4真值表2/6/202328东北大学信息学院⒊化简、变换例3-42/6/202329东北大学信息学院⒋画逻辑图由线圈动作电压12V，线圈电阻300欧算得线圈动作时，流过线圈电流等于40mA，一般的逻辑门不可能带40mA电流。为此，X、Y需经集电极开路非门取反之后驱动线圈，逻辑图如图3-4示。例3-42/6/202330东北大学信息学院例3-4＆＆＆＆＆＆11=1=112V12VYXABC2/6/202331东北大学信息学院人类有四种基本血型—A、B、AB、O型。输血者与受血者的血型必须符合下述原则：O型血可以输给任意血型的人，但O型血只能接受O型血；AB型血只能输给AB型，但AB型能接受所有血型；A型血能输给A型和AB型，但只能接受A型或O型血；B型血能输给B型和AB型，但只能接受B型或O型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出“1”（提示：电路只需要四个输入端。它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。例3-52/6/202332东北大学信息学院解：用变量A、B、C、D表示输血者、受血者的血型对作为输入变量，用F表示血型是否符合作为输出变量。可得真值表如表3-6所示。血型与二进制数对应关系O00A01B10AB11例3-52/6/202333东北大学信息学院ABCDF说明00000000000110111111O→OO→AO→BO→AB01010101000110110101A禁送OA→AA禁送BA→AB10101010000110110011B禁送OB禁送AB→BB→AB11111111000110110001AB禁送OAB禁送AAB禁送BAB→AB表3-6真值表A(01)B(10)

AB(11)O(00)

A(01)B(10)AB(11)O(00)例3-52/6/202334东北大学信息学院由真值表画出卡诺图如图3-8所示。由卡诺图得表达式如下：说明ABCD000111100001图3-8输血、受血卡诺图111101101110000011012/6/202335东北大学信息学院例3-52/6/202336东北大学信息学院如何把一个具体问题抽象为一个逻辑问题是逻辑设计中最困难、也是最重要的一步。如果不能把一个具体问题正确地用逻辑语言进行描述，则逻辑设计就无从谈起。说明2/6/202337东北大学信息学院设计一个判别二个n位二进制数之和奇偶性的电路，当二数之和为奇数时电路输出为1，否则输出为0。设：二数为A=an-1an-2...a1a0

B=bn-1bn-2...b1b0二个n位二进制数之和奇偶性取决于a0和b0之和的奇偶性。例2/6/202338东北大学信息学院011000011011

Fa0

b0真值表F=a0⊕b0=1Fa0b0真值表如下2/6/202339东北大学信息学院常用组合逻辑电路引子：与门、或门、与非门等属于小规模集成组合逻辑电路本节：中规模

常用的组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法器、比较器、算术逻辑单元等。本节着重介绍其功能和应用。2/6/202340东北大学信息学院编码：把某一信息（输入）变换为某一特定的代码（输出）比如：邮政编码：十进制代码表示城市、地区身份证号码：十进制代码表示人学号：十进制代码表示学生代码：数字系统中为一个n位二进制数编码器：具有编码功能的逻辑电路3.3编码器2/6/202341东北大学信息学院⒈二进制编码器二进制编码器：用n位二进制代码对N=2n个一般信号进行编码的电路，称为二进制编码器。三位二进制编码器交互2/6/202342东北大学信息学院三位二进制编码器功能的真值表

0000010100111001011101110111111110111111110111111110111111110111111110111111110111111110A2

A1

A0输出输入三位二进制编码器功能的真值表⒈二进制编码器2/6/202343东北大学信息学院注意：输入变量上面的非号并不代表反变量，而代表的是输入低电平有效。编码器的编码是唯一的。即某一时刻，只能对一个输入信号编码。2/6/202344东北大学信息学院⒉二—十进制编码器二—十进制编码器：将十进制数的十个数字0—9编成二进制代码的电路，称为二—十进制编码器。CMOS型二—十进制编码器C3042/6/202345东北大学信息学院表达式:A3=8+9A2=4+5+6+7A1=2+3+6+7A0=1+3+5+7+9逻辑图及表达式十进制数0是隐含输入的。因为当1～9各输入均无有效信号即无高电平输入时，编码器输出A3A2A1A0为0000，恰好是0的编码，故省去了0输入线。2/6/202346东北大学信息学院真值表000100100011010001010110011110001001000000001000000010000000100000001000000010000000100000001000000010000000100000000123456789A3A2A1A0987654321输出输入十进制数2/6/202347东北大学信息学院1～9中任意时刻只允许有一个输入为高电平信号，否则将在输出端发生混乱，出现错误，为克服这一局限性，采用优先编码器。2/6/202348东北大学信息学院⒊优先编码器优先编码器允许在几个输入端同时加入有效输入信号，但电路只对其中优先级别最高的输入信号进行编码，而不理睬级别低的信号。2/6/202349东北大学信息学院逻辑图2/6/202350东北大学信息学院10111111111100000000111111000001010011100101110111××××××××11111111×××××××0××××××01×××××011××××0111×××01111××011111×0111111011111111000000000SEA2A1A0I0I1I2I3I4I5I6

I7IS输出输入表3-974148的真值表⒊优先编码器2/6/202351东北大学信息学院（1）信息输入低电平有效，编码输出反码形式。（2）信息输入优先级别。（3）使能输入端=H时，所有输出全高，不工作；=L，编码器正常工作。低电平有效。（4）第二行和最后一行的输出相同，混淆，由状态标志输出E来区分。（5）S

用途：功能扩展，可与另一片同样器件的连接，以便组成更多输入端的优先编码器。2/6/202352东北大学信息学院74148的引脚图及符号如图所示：⒊优先编码器1234576GNDVCC8161514131210119

SE

A2

A1

A0I3

I2

I1

I0

I4

I5

I6

I7

Is

741482/6/202353东北大学信息学院例3-68线—3线优先编码器74148和与非门构成的电路如图所示。试说明该电路的逻辑功能。II741487I2I1I5I6I4I3I8I9&&11F0F3F1F2A0A1A2I0S74148和与非门构成了10线-4线编码器2/6/202354东北大学信息学院例3-6真值表000010011000011101100101010000110010000100001111111111×××××××××

0×××××××

×01×××××××011××××××0111×××××01111××××

011111×××

0111111××01111111×

0

1

1

1

1

11110

111111111F2

F2F1F0I2I3I4I5I6I7I8

I9I1输出输入I0

2/6/202355东北大学信息学院例3-7解：74148的输出编码为反码形式，而题目要求输出为原码形式。根据题目要求需要两片74148，设片⑴为低位片，片⑵为高位片。按着高位优先的原则应首先允许高位片⑵进行编码，试用两片74148接成16线-4线优先编码器，输出编码为原码形式。2/6/202356东北大学信息学院0111111111111111110000000000000000000011111110110111001011101010011000011101100101010000110010000100001111111111111111×××××××××××××××0××××××××××××××01×××××××××××××011××××××××××××0111×××××××××××01111××××××××××011111×××××××××0111111××××××××01111111×××××××011111111××××××0111111111×××××01111111111××××011111111111×××0111111111111××01111111111111×0111111111111110111111111111111SEA3

A2

A1

A0I0

I1

I2

I3

I4

I5

I6

I7

I8

I9

I10

I11

I12

I13

I14I15输出输入表3-10例3-7的真值表2/6/202357东北大学信息学院2/6/202358东北大学信息学院3.4译码器编码：将具有特定意义的信息（如数字或字符），编成相应的二进制代码。译码：译码是编码的逆过程。即将输入代码“翻译”成它所表示的信息进行输出。实现译码操作的电路称做译码器。2/6/202359东北大学信息学院3.4译码器⒈二进制译码器74138⒉二-十进制译码器⒊半导体数码管和七段字型译码器2/6/202360东北大学信息学院⒈二进制译码器把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，叫做二进制译码器。二进制译码器中如果输入代码有n位，就有2n个输出信号，每个输出信号都对应了输入代码的一种状态。这种译码器有时又称做变量译码器，因为它可以译出输入变量的全部状态。2/6/202361东北大学信息学院逻辑图输出端，低电平有效为三个控制端二进制代码输入端2/6/202362东北大学信息学院74138的表达式2/6/202363东北大学信息学院表3-1174138的真值表11111111111111110111111110111111110111111110111111110111111110111111110111111110××××××000001010011100101110111代码输入

0××11010101010101010使能输入译码输出F0F1F2F3F4F5F6F7A2A1A0S1S2+S32/6/202364东北大学信息学院74138译码器74138的符号图及引脚图如图所示。1234576ABCS2S3GNDS1VccY0Y1Y2Y3Y5Y48161514131210119Y7Y6741382/6/202365东北大学信息学院例3-6试用74138译码器实现4线-16线译码器。解：74138只有三个代码输入端(或称地址输入端)。4线-16线译码器应有四个地址输入端，设为A3A2A1A0。A2A1A0与单片74138的A2A1A0相接，选控制端作为A3输入端。在A3=0和A3=1时应使低位片和高位片分别处于使能状态。有两种方案。2/6/202366东北大学信息学院例3-6试用74138译码器实现4线-16线译码器。解：方案一:+5VA0A1A2A3S2/6/202367东北大学信息学院方案一：具有使能端2/6/202368东北大学信息学院方案二：不带控制端2/6/202369东北大学信息学院74138实现逻辑函数由于二进制译码器的每一个输出均是输入代码的最小项函数。故可用二进制译码器实现逻辑函数。2/6/202370东北大学信息学院令A2=A，A1=B，A0=C，则例用74138实现逻辑函数F=∑(1，2，4，7)。2/6/202371东北大学信息学院例3.5用74138实现逻辑函数。解：画卡诺图，写最小项表达式2/6/202372东北大学信息学院二-十进制译码器有很多种，其输入为一组BCD码，输出是一组高、低电平信号。按其输入、输出线数又称做4线-10线译码器。CMOS二-十进制译码器CC4028⒉二—十进制译码器2/6/202373东北大学信息学院CC4028的逻辑图(参见P64图3-18)F9F8F7F6F5F4F3F2F1F0&A3A2A1A0≥1≥1≥1≥1≥1≥1≥1&&&&&&&&&111111111111111111CC4028为两级译码，第一级为下半部分，将输入数据译为七项第二级将下部七项分别组合译码输出为十项2/6/202374东北大学信息学院CC4028的表达式

2/6/202375东北大学信息学院表3-12CC4028的真值表1000000000010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001F0F1F2F3F4F5F6F7F8F9输出0000000100100011010001010110011110001001A3A2A1A0输入A3A2A1A0只能输入8421码。2/6/202376东北大学信息学院⒉二—十进制译码器二十进制译码器A0A1A2A3F0F1F2F3F4F5F6F7F8F9图3-24CC4028的逻辑符号和外引脚图18765432161591011121314F4VSSF2F0F7F9F5F6VDDF3F1F8A2A1A3A0CC40282/6/202377东北大学信息学院引子：许多场合需要把数字量直观显示出来，可供人们直接读取测量或运算结果；也可用于监视数字系统的工作情况。如：十字路口倒计时显示病房呼叫显示器2/6/202378东北大学信息学院2/6/202379东北大学信息学院⒊半导体数码管和七段字型译码器数码管即数码显示器：显示数字、文字或符号的器件

。常用的数码显示器有半导体数码管，荧光数码管，辉光数码管和液晶显示器等。由于各种工作方式的显示器件对译码器的要求各不相同，故需根据不同的显示器件介绍其显示译码器。本节只研究驱动七段发光二极管的显示译码器，故首先介绍七段发光二极管的简单显示原理。2/6/202380东北大学信息学院半导体数码管2/6/202381东北大学信息学院共阴：8个发光二极管的阴极相连作为公共端COM，接低电平；要想某段亮，就让该段阳极接高电平，不亮的接低电平。（公共端高电位，段信号低电平有效）共阳：8个发光二极管的阳极相连作为公共端COM，接高电平；要想某段亮，就让该段阴极接低电平，不亮的接高电平。（公共端低电位，段信号高电平有效）注意：一般发光二极管的导通电流3～10mA，太大会烧坏管子，所以不能直接高低电平，需要串联限流电阻。2/6/202382东北大学信息学院过渡：回头看病房呼叫显示器：若使用七段显示数码管，则需要译码器将4位二进制编码翻译成7个信号来驱动数码管——七段显示译码器2/6/202383东北大学信息学院七段字型译码器2/6/202384东北大学信息学院0123456789灭灯灭零8显示数字符号0000001100111100100100000110100110001001001100000000111100000000001100111111111111110000000abcdefg输出11000011×000111×001011×001111×010011×010111×011011×011111×100011×10011××××××010000000×××××1LTRBIA3A2A1A0BI/RBO输入表3-1374LS47功能表试灯输入0×××××100000008灭灯输入灭零输出0011111111111111灭灯熄灭灭零输入00000灭零2/6/202385东北大学信息学院问：7447是配合共阴还是共阳数码管？答：7447是输出低电平有效，低电平对应的段亮（译码器），所以输出低电平有效配合共阳数码管注意：输出高电平有效的译码器与共阴数码管配合输出低电平有效的译码器与共阳数码管配合——配套使用，不能乱用

2/6/202386东北大学信息学院当作为灭零输出端使用时，本位灭零后输出低电平。用于控制相邻位是否应该灭零。图中整数部分的个位和小数部分的十分位没有使用灭零功能，当全部数据为零时则可保留显示0.0，否则七位将会全部熄灭。

灭零输出2/6/202387东北大学信息学院用输出低电平有效的译码器驱动共阳极数码管和用输出高电平有效的译码器驱动共阴极数码管的接线图。图中R为限流电阻。2/6/202388东北大学信息学院动画2/6/202389东北大学信息学院3.5数据分配器和数据选择器

⒈数据分配器⒉数据选择器2/6/202390东北大学信息学院⒈数据分配器将一路数据根据需要送到多个不同的输出通道上去。同一时间，只能输出到一个通道中。数据分配器：实现数据分配功能的器件2/6/202391东北大学信息学院开关K受地址输入A、B控制，将数据D分配到选定的通道中去。例如，AB=01时，将D送到W1通道。数据分配器的原理示意图2/6/202392东北大学信息学院当A2A1A0=000时A2A1A0=001时A2A1A0=111时用三线-八线译码器74138实现八路数据分配器。例F0F1F2F3F4F5F6F774138S1S2S3A2A1A0A2A1A01D数据输入原码输出(a)2/6/202393东北大学信息学院反码输出令S1=D，当A2A1A0=000时，

A2A1A0=001时，A2A1A0=111时，2/6/202394东北大学信息学院⒉数据选择器

数据选择器又叫多路开关，简称MUX(Multiplexer)。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。2/6/202395东北大学信息学院mi(i=0,1,2,3)是地址选择信号A1和A0的四个最小项。每当A1和A0有一组确定取值时，F有相应的数据输出。四选一数据选择器由逻辑图可列出数据选择器的输出函数表达式(在=0时选择器工作)：动画A1A0D0D1D2D3E四选一数据选择器逻辑图≥1F&111112/6/202396东北大学信息学院双四选一数据选择器74153的逻辑图2/6/202397东北大学信息学院74153功能表EA1A0F11××0000D0001D1010D2011D32/6/202398东北大学信息学院74153的逻辑符号2/6/202399东北大学信息学院八选一数据选择器74151八选一数据选择器741512/6/2023100东北大学信息学院八选一数据选择器74151表3-1674151的功能表1D0D1D2D3D4D5D6D70D0D1D2D3D4D5D6D7×01010101×00110011×00001111100000000FFA1A2A3E2/6/2023101东北大学信息学院用74153双4选一构成8选一数据选择器2/6/2023102东北大学信息学院数据选择器实现逻辑函数2/6/2023103东北大学信息学院是A2A1A0构成的最小项。当D＝1时，其对应的最小项在表达式中出现；当D＝0时，其对应的最小项在表达式中不出现。选择器输出为地址端构成的最小项之和；逻辑函数为自变量构成的最小项之和逻辑函数的自变量从地址输入端进入，选择器输出端作为逻辑函数输出。数据选择器实现逻辑函数2/6/2023104东北大学信息学院例：用74153实现逻辑函数解：自变量2个，即2个地址端，用半片74153即可实现。如何能使？数据选择器实现逻辑函数:代数比较法2/6/2023105东北大学信息学院选择器实现逻辑函数:代数比较法注意：自变量的高低位总结：选择器实现逻辑函数的步骤将逻辑函数变化为最小项表达式，有n个自变量，就用2n选一

ST接0；自变量接控制输入端；逻辑函数接数据输出端表达式中出现的最小项，对应的数据输入端接1；没出现的，接02/6/2023106东北大学信息学院问：74153只能实现自变量个数为2的逻辑函数？答：还可实现自变量个数大于2的逻辑函数若实现的函数变量比所用的MUX地址变量个数多，仍可以用代数比较法!数据选择器实现逻辑函数2/6/2023107东北大学信息学院CD0D1D2A0A1D3FE∑(m1+m2+m4+m7)BA&2/6/2023108东北大学信息学院总结：当MUX地址变量为n，函数变量为n+1时，先从n+1个函数变量中选取其中的n个变量与地址变量一一对应，再将函数展开为这n个变量的最小项之和的形式，这时各最小项的系数可能是常量0或1，也可能是剩余变量的原变量或反变量。数据选择器实现逻辑函数2/6/2023109东北大学信息学院3.6数值比较电路功能：比较两个二进制数的大小比较原理一位比较器四位比较器2/6/2023110东北大学信息学院比较原理比较两个二进制数的大小要从最高位开始比较直至最低位。如对于A=A3A2A1A0和B=B3B2B1B0，若A3>B3，以下各位不必比较，就可判断A>B，反之，若A3<B3，则A<B；若A3=B3，则比较A2和B2的关系，……直至最低位，从而可以确定A和B的关系；只有A和B各位都相等才有A=B。2/6/2023111东北大学信息学院一位比较器表3-19一位比较器真值表输入输出AiBi(Ai=Bi)(Ai<Bi)(Ai>Bi)01010110110000100001表达式：2/6/2023112东北大学信息学院(Ai=Bi)AiBi(Ai<Bi)(Ai>Bi)图3-33一位比较器≥1&&&&11一位比较器逻辑图2/6/2023113东北大学信息学院四位比较器中规模四位数值比较器CC14585(74LS85)的逻辑图如图3-34所示。2/6/2023114东北大学信息学院A3A2A1A0和B3B2B1B0为比较输入；A>B、A<B、A=B为比较输出；a>b、a<b、a=b为级联输入。2/6/2023115东北大学信息学院四位数值比较器7485的逻辑符号四位比较器(a<b)(a=b)(a>b)B0A0B1A1B2A2B3A3(A>B)(A=B)(A<B)(b)逻辑符号2/6/2023116东北大学信息学院表3-20四位数值比较器真值表①②③比较输入级联输入输出A3

B3A2

B2A1

B1A0

B0(a>b)(a<b)(a=b)(A>B)(A<B)(A=B)A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××××A2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××××××A1>B1A1<B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××××××

××A0>B0A0<B0A0=B0A0=B0A0=B0××××××××××××××××××××××××100010001100010100010100010100010100010001注：①只要两数最高位不等，就可以判断两数大小。其余各位可以为任意值。2/6/2023117东北大学信息学院表3-20四位数值比较器真值表①②③比较输入级联输入输出A3

B3A2

B2A1

B1A0

B0(a>b)(a<b)(a=b)(A>B)(A<B)(A=B)A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××××A2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××××××A1>B1A1<B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××××××

××A0>B0A0<B0A0=B0A0=B0A0=B0××××××××××××××××××××××××100010001100010100010100010100010100010001②若高位相等，则需要比较低位。2/6/2023118东北大学信息学院表3-20四位数值比较器真值表①②③比较输入级联输入输出A3

B3A2

B2A1

B1A0

B0(a>b)(a<b)(a=b)(A>B)(A<B)(A=B)A3>B3A3<B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××××A2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××××××A1>B1A1<B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××××××

××A0>B0A0<B0A0=B0A0=B0A0=B0××××××××××××××××××××××××100010001100010100010100010100010100010001③若A、B两数各位均相等，输出状态取决于级联输入状态。2/6/2023119东北大学信息学院级联输入端更低位的比较结果。当需要组成更多位数的数值比较器时，地位片的输出比较结果接高位片的级联输入端。问：仅对4位数进行比较，级联输入端如何处理？答：应使级联输入端对比较不起作用。当A≠B时（功能表前8行），无关；但当A=B时（后3行），结果与级联输入端有关，此时应该让输出端A=B输出1，其他输出0，即最后1行，应该“a>b”＝0，“a<b”＝0，“a=b”＝1。

2/6/2023120东北大学信息学院八位二进制数比较时，若高四位相等，就得看低四位比较结果。用两片74LS85比较八位数时，高四位的输出就是八位数比较结果的输出。低四位片输出接到高四位片的级联输入，从而高四位相等时，高四位的输出取决于级联输入—低四位的比较结果。四位比较器的级联2/6/2023121东北大学信息学院A3A2A1A0B3B2B1B0A>BA<BA=Ba>ba=ba<b74LS85(1)010两片74LS85构成的八位数值比较的逻辑图A3A2A1A0B3B2B1B0A>BA<BA=Ba>ba=ba<b74LS85(2)四位比较器的级联2/6/2023122东北大学信息学院例ABCDF1

F2

F30000000100100011010001010110011110001001101010111100100100100100100100010001001001001001001解：若把A、B、C、D看成二进制数，ABCD=0110时，F2=1；ABCD<0110时，F1=1；ABCD>0110时，F3=1；上述分析结果是ABCD与二进制0110比较得出的。0110试选用中规模集成电路实现左表所示电路。2/6/2023123东北大学信息学院a>ba<ba=bA3A2A1A0B3B2B1B0A>BA<BA=B74LS85+5VF3F2F1ABCD0110例子的逻辑图2/6/2023124东北大学信息学院3.7算数运算电路⒈二进制加法电路⒉二进制减法电路⒊算术逻辑单元(ALU)2/6/2023125东北大学信息学院⒈二进制加法电路⑴半加和全加的概念⑵半加器（HalfAdder）⑶全加器（FullAdder）⑷加法器①串行加法器②并行加法器

串行进位并行加法器

超前进位并行加法器2/6/2023126东北大学信息学院⑴半加和全加的概念两个n位二进制数相加，是从最低有效位开始相加，得到“和数”并传送进位最后得到结果。最低位只有加数和被加数相加，称为半加；其余各位是加数、被加数和相邻低位的进位相加称为全加。

2/6/2023127东北大学信息学院AiBiSiCi+10000011010101101半加器真值表AiBiSiCi+1(a)&=1Ci+1ΣAiBiSi(b)COCi+1HAAiBiSi(c)⑵半加器（HalfAdder）逻辑符号及真值表2/6/2023128东北大学信息学院Ai

Bi

Ci

0010100110010111000001010011100101110111Si

Ci+1

全加器真值表⑶全加器（FullAdder）的真值表AiBiCi0100011110AiBiCi01000111100000000011111111SiCi+12/6/2023129东北大学信息学院SiAiBiCiCi+1FA全加器惯用逻辑符号SiAiBiCiCi+1Σ全加器国标逻辑符号CICO全加器的逻辑符号和逻辑图=1=1Ci+1SiAiBiCi全加器逻辑图≥1&&2/6/2023130东北大学信息学院⑷加法器a串行进位加法器低位运算完成后，才能高位运算——串行进位优点：电路结构简单；缺点：运算速度慢。最高位的运算，必须等到所有低位运算依次结束，送来进位信号之后才能进行。2/6/2023131东北大学信息学院b超前进位加法器和数信号与进位信号是同时产生的，不必逐级传送。因而，提高了运算速度。优点：速度快；缺点：电路复杂，牺牲了更多的器件以获得快速度。

2/6/2023132东北大学信息学院超前进位加法器74LS2832/6/2023133东北大学信息学院例解：按照加法的规则，低四位的进位输出CO应接高四位的进位输入CI，而低四位的进位输入应接0。两片74283构成八位二进制加法器A3A2A1A0CIB3B2B1B0S3S2S1S0CO74283A3A2A1A0CIB3B2B1B0S3S2S1S0CO742830试用两片74LS283构成八位二进制数加法器。2/6/2023134东北大学信息学院⒉二进制减法电路在计算机中，常常用加法器实现减法运算。二进制正、负数表示方法不同，实现减法运算的电路也不同。二进制正、负数的表示方法原码表示法补码表示法2/6/2023135东北大学信息学院⒊算术逻辑单元（ALU）算术逻辑单元(ArithmeticLogicUnit，简称ALU)不仅能进行算术运算（如加减运算），而且能进行逻辑运算（与、与非、或、或非、异或、数码比较等）。它是在全加器的基础上，增加控制门和功能选择控制端构成的。算术逻辑单元输入端输入的二进制代码，可以是参加运算的数据，也可以是代表特定含义的信息。由于其功能全面，在计算机和数字装置中得到了广泛的应用。2/6/2023136东北大学信息学院74181ALU中规模集成电路四位超前进位加法器基础上发展起来，具有十六种逻辑运算功能和十六种算术运算功能。2/6/2023137东北大学信息学院F=A加1F=(A+B)加1F=(A+B)加1F=0F=A加AB加1F=(A+B)加AB加1F=A减BF=ABF=A加AB加1F=A加B加1F=(A+B)加AB加1F=ABF=A加A加1F=(A+B)加A加1F=(A+B)加A加1F=AC-1=0(有进位)C-1=1(无进位)F=AF=A+BF=A+BF=减1F=A