单片机：2系统结构 (2)课件

下周星期三（16日）课与实验课调换。停课一次。第二章MCS—51单片机系统结构外部引脚内部结构专用寄存器内部时钟、振荡器并行I/O口结构、总线断电保护、加密和解密2.2单片机的引线80C51P1.0--P1.7P3.0--P3.7P0.0--P0.7P2.0--P2.71202140Vpp/EAALE/PROGPSENXTAL2XTAL1VCCVSS单片机外部引脚及I/O功能Vcc:电源正极Vss:电源地XTAL1、XTAL2:外接晶振、振荡器EA/Vpp:EA---内部或外部程序存储器选择 Vpp---编程电压ALE/PROG:ALE---允许地址锁存信号输出。 PROG---编程脉冲PSEN:外部程序存储器选通信号RET：复位信号端单片机外部引脚及I/O功能P0口----(32---39)低位地址(A7-A0)/数据复用口P1口----(1------8)I/O口P2口----(21---28)高位地址(A15-A8)P3口----(10---17)多功能口

P3口引脚及I/O功能P3口----(10---17)多功能口串口:P3.0----RXDP3.1----TXD中断:P3.2----INT0P3.3----INT1定时:P3.4----T0P3.5----T1读写:P3.6----WRP3.7----RD第二章单片机的系统结构2.1单片机的系统结构RAMP0P1ROMP2P3PC指针加法器DPTR缓冲器ROM地址ACCSP

ALUTMP2TMP1PSWB定时与控制PSENALEEARST振荡器中断串口定时PCON.SCON.TMCD.TCON.TH0.TH1.TL0.TL1.TH2.TL2.IE.IP.SBUF.VCCVSS专用寄存器累加器（A）寄存器（B）程序状态字（PSW）堆栈及堆栈指针（SP）07H数据指针（DPTR）16位专用状态寄存器PSW

CYACF0RS0RS1OV----PCY:高位进位标志AC:辅助位进位标志RS0、RS1：工作寄存器组F0:用户标志位OV:溢出标志位P:奇偶标志位---：保留位SP堆栈及堆栈指针在MCS—51的内部RAM定义一个区域作为堆栈该区域通过软件确定堆栈的区域和深度可根据需要来自行决定RAMSP=07H上下调整7FH00H数据指针DPTRDPTR数据指针，16位寄存器由两个8位的寄存器：DPH、DPL组成。作为访问外部数据存储器的地址寄存器，可以访问64K存储器空间。常用于调用、转移、访问外部数据存储器查表等指令中。单片机的时钟时钟电路时序

2.3单片机的时钟频率

1.2、4、6、8、12、24、33、40MHZXTAL2XTAL1805180C51XTAL2XTAL18０C51外时钟电路驱动30ＰXTAL1XTAL2内部时钟电路与外部元件组成振荡器4）8051定义一个分频周期为一拍（P）两个分频周期为一个状态（S）（时钟周期）5）8051定义：一个机器周期由包含12个分频周期的6个状态（s）组成。 12MHZ时钟频率/12=1us6）改变机器周期中的分频个数或时钟个数可以调整指令执行的时间时序及有关概念S2S3S4S5S6S11234567891011121234OSCALEINCA单字节单周期ADDA,DATA双字节单周期INCDPTR单字节双周期MOVXA,@Ri单字节双周期S1S2S3S4S5S6S1S2S3S4S5S6S1S2S1S2S3S4S5S6S1S2一个机器周期无ALE助记符机器码

字节数

机器周期INC A 04H 1 1ADD A,#data 25H 2 1 INC DPTR 77H 1 2MOVX A,@DPTR E0H 1 2立即数

低位地址/数据P0口幷行口的结构DQCLQVCC读引脚读锁存储器P0.XMUX控制1驱动8个LSTTL2低位地址/数据总线复用方式（常用方式）&

地址/数据P0口做为总线时(地址/数据)输出时：VCCP0.XMUX控制=11 控制端=1，上拉管与门开锁2低位地址/数据端，控制上拉管和下拉管的输出&

低位地址/数据DQCLQVCC读引脚读锁存储器P0.XMUX控制&P0口做为总线输入时：访问外部存储器1P0口自动置0FFH,Q=0下拉管截止，控制端=0上拉管也截止。输出端为高阻态输入2真的双向口

P0口用作I/O口时的结构DQCLQVCCP0.XMUX控制=0外上拉电阻R1上拉管截止，输出极是漏极开路，需接上拉电阻2输出端随Q变化3输入时需要置锁存器=1及输出端为高电平4准双向口读引脚&

当I/O方式时：控制=0*上拉管截止需要外接上拉电阻*Q=0下拉管截止,由于有上拉电阻输出端高电平’而不是高阻态*Q=1下拉管导通,输出端低电平*当输入时需要将输出端置为高电平才能正确输入数据*准双向幷行口的结构P1口DQCLQVCC读引脚读锁存储器P1.XR上拉电阻（内部）1驱动4个LSTTL2准双向并行口（8052T2口：P1.0,P1.1)幷行口的结构P3口DQCLQVCC读引脚读锁存储器P3.X

变异功能输出变异功能输入1驱动4个LSTTL2可分别置位多功能口或I/O口R上拉电阻（内部）1幷行口的结构DQCLQVCC读引脚读锁存储器P1.XR上拉电阻VCC三极管特性读锁存器内容与读引脚结果不同引脚电平可能与锁存器Q状态不一样0。7V读锁存器内容-修改-写操作读锁存器内容--修改--写回锁存器如:ANLP1,A;逻辑与指令ORLP2,A;逻辑或指令XRLP3,A;逻辑异或指令CPLP3.0;位取反指令INCP2;增量指令DECP2;增量指令DJNZP3,LOOP;循环判跳指令I/O口引脚耗尽型（电阻）增强型30ma延迟2个振荡周期

101010VCCQ并行口写操作:加快引脚跳变过程在S1P1、S1P2的2个周期内加入一个上拉电阻A+三总线结构（数据地址控制）ABCRAM/ROMP1P3A0-A7D0-D7P2P0A8-A1580C5174LS373ALEA:地址线B:数据线C:命令线G2.数据/地址总线分离电路连接A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15D0D1D2D3D4D5D6D7805174LS373总线结构（数据地址控制）与扩展ABCA0-A2D0-D7P080C5174LS373IN0IN7A/D0809P1P3译码器74LS138VREFINT0EOCIN0IN7总线结构（数据地址控制）与扩展D0-D7P080C51A/DC0832P1P3译码器74LS138WRWRCSVREF非总线结构（数据地址控制）与扩展AT89c2051、AT89C10511 202 193 184 175 166 157 148 139 1210 11RETRXD/P3.0TXD/P3.1XTAL2XTAL1INT/P3.2INT/P3.3T0/P3.4T1/P3.5GNDVCCP1.7P1.6P1.5P1.4P1.3P1.2P1.1/AIN1P1.0/AIN0P3.7内部有上拉电阻比较器P3口为双向多功能口，内部有上拉电阻。1)内部有2k的程序存储器，地址范围在000H----7FFH2)不可外扩数据/程序存储器，没有MOVX指令AT89C20511 202 193 184 175 166 157 148 139 1210 11VCCP1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.7RETRXD/P3.0TXD/P3.1XTAL2XTAL1INT/P3.2INT/P3.3T0/P3.4T1/P3.5GNDWP A0SCL A1SDA A2WP A0SCL A1SDA A2AT89C2051非总线扩展AT89C2051AT89C2051与串行E2PROM的接口VCCAT24CXX2.5RST/Vpd引脚VSSVCCRST/Vpd触发器复位A：00HP0--P3：0FFHB：00HDPTR：0000HPSW:00HPC：0000HSP：07H SBUF：不变复位时部分寄存器值RAM内部C=10ufR=8.2Kt>10msRET8051VSSVCC1.单片机复位2.系统复位--多机同时复位（单稳触发器复位）复位信号保持2个机器周期电平vccVccINT0RST/Vpd备用电源掉电保护中断方式时序过程vccRST其他芯片89c51施密特触发器RST用单稳触发器74LS123输出不同信号电平复位QQRSTRSTT=1.1RCDRCPD=1掉电IDL=1冻结中断串口定时器CPUOSCXTAL1XTAL2或门或门时钟发生器8051单片机节电运行方式结束冻结方式，通过中断响应IDL=0或硬件复位结束掉电方式，硬件复位8051单片机节电运行方式节电控制寄存器PCONSMODGF1GF2PDIDLPCON87HSMOD：波特加倍