第九章半导体存储器和可编程逻辑器件

第九章半导体存储器和可编程逻辑器件9.1半导体存储器9.2可编程逻辑器件PLD9.1半导体存储器9.1.1只读存储器ROM图9—1N字M位ROM结构图9–2二极管ROM结构图表9–1图9-2ROM的数据表9.1.2ROM在组合逻辑设计中的应用例如，在表9-1中，将输入地址A1A0视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数。图9-3ROM的与或阵列图(a)框图；(b)符号矩阵用ROM实现逻辑函数一般按以下步骤进行：

(1)根据逻辑函数的输入、输出变量数，确定ROM容量，选择合适的ROM。

(2)写出逻辑函数的最小项表达式，画出ROM阵列图。

(3)根据阵列图对ROM进行编程。例1

用ROM实现四位二进制码到格雷码的转换。

解

(1)输入是四位二进制码B3~B0，输出是四位格雷码，故选用容量为24×4的ROM。

(2)列出四位二进制码转换为格雷码的真值表，如表9-2所示。由表可写出下列最小项表达式：表9–2四位二进制码转换为格雷码的真值表图9–4四位二进制码转换为四位格雷码阵列图9.1.3ROM的编程及分类1.掩膜ROM掩膜ROM中存放的信息是由生产厂家采用掩膜工艺专门为用户制作的，这种ROM出厂时其内部存储的信息就已经“固化”在里边了，所以也称固定ROM。它在使用时只能读出，不能写入，因此通常只用来存放固定数据、固定程序和函数表等。2.可编程ROM(PROM)图9–5熔丝型PROM的存储单元图9–6PN结击穿法PROM的存储单元3.可擦除的可编程ROM(EPROM)图9–7SIMOS管的结构和符号(1)EPROM的存储单元采用浮栅雪崩注入MOS管(2)E2PROM的存储单元图9–8E2PROM的存储单元图9–9Flotox管的结构和符号(3)快闪存储器(FlashMemory)图9–10快闪存储器(a)叠栅MOS管；(b)存储单元9.1.4随机存取存储器(RAM)1.静态随机存储器(SRAM)

(1)基本结构。SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成，其框图如图9-11所示。图9–11SRAM的基本结构(2)SRAM的静态存储单元。图9-12SRAM存储单元(a)六管NMOS存储单元；(b)六管CMOS存储单元2.动态随机存储器(DRAM)图9–13动态MOS存储单元(a)四管动态MOS存储单元；(b)单管动态MOS存储单元9.1.5存储器容量的扩展1.位数的扩展图9–14RAM的位扩展连接法2.字数的扩展图9–15RAM的字扩展9.2可编程逻辑器件PLD1.PLD器件的发展概况2.可编程逻辑器件的特点减少系统的硬件规模。(2)增强逻辑设计的灵活性。(3)缩短系统设计周期。(4)简化系统设计，提高系统速度。(5)降低系统成本。9.2.1PLD的电路简介1.基本门电路的PLD表示法图9–16PLD输入缓冲器图9–17与门表示法图9–18PLD连接法图9–19与门的省缺情况2.PROM电路的PLD表示法图9–20PROM电路的PLD表示法3.FPLA电路的PLD表示图9–21FPLA电路的PLD表示法例2

试用FPLA实现例1要求的四位二进制码转换为格雷码的转换电路。解用卡诺图对表9-2进行化简，如图9-22所示，则得式中共有7个乘积项，它们是用这些乘积项表示式，可得图9–22例2化简的卡诺图图9–23例2的FPLA的阵列图4.PAL电路图9–24PAL的基本结构图9–25PAL的四种输出结构(a)专用输出结构；(b)可编程I/O结构；(c)寄存器输出结构；(d)异或型输出结构5.GAL电路

(1)GAL的基本结构。①8个输入缓冲器和8个输出反馈/输入缓冲器。②8个输出逻辑宏单元OLMC和8个三态缓冲器，每个OLMC对应1个I/O引脚。③由8×8个与门构成的与阵列，共形成64个乘积项，每个与门有32个输入项，由8个输入的原变量、反变量(16)和8个反馈信号的原变量、反变量(16)组成，故可编程与阵列共有32×8×8=2048个可编程单元。④系统时钟CK和三态输出选通信号OE的输入缓冲器。图9–26GAL16V8逻辑图

(a)逻辑图；(b)引脚图图9–27OLMC的内部结构(2)②结构控制字。图9–28GAL的结构控制字表9–3OLMC工作模式的配置选择(a)图9–29OLMC5种工作模式的等效电路(a)专用输入模式；图9–29OLMC5种工作模式的等效电路

(b)专用输出模式；图9–29OLMC5种工作模式的等效电路

(c)反馈给输出模式；图9–29OLMC5种工作模式的等效电路(d)时序电路中的组合模式；图9–29OLMC5种工作模式的等效电路(e)寄存器输出模式(3)行地址映射。图9–30GAL16V8地址映射图6.高密度可编程逻辑器件通常将集成密度大于1000个等效门/片的PLD称为高密度可编程逻辑器件(HDPLD),它包括可擦除可编程逻辑器件EPLD、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA三种类型。9.2.2PLD的开发1.可编程逻辑器件的设计过程图9–31PLD设计流程2.在系统可编程技术和边界扫描技术(1)在系统可编程技