数字电子技术第五章-触发器

第五章触发器1第五章触发器内容介绍本章介绍构成时序逻辑电路的最基本部件－双稳态触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。首先从组成各类触发器的基本部分－SR锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在基础上介绍JK触发器、D触发器、T触发器等，给出触发器的描述方程。本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。25.1概述能够存储1位二值信号的基本单元电路。b.根据不同的输入信号可以置1或0.3.分类：2.触发器的特点：1.触发器：a.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1;按触发方式：电平触发器、脉冲触发器和边沿触发器按结构：基本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等按逻辑功能方式：SR锁存器、JK触发器、D触发器、T触发器、T触发器35.1概述根据存储数据的原理：静态触发器和动态触发器，晶态触发器是靠电路的自锁来存储数据的，动态触发器是靠电容存储电荷来存储数据的。本章讲静态触发器，按照触发方式先介绍基本SR锁存器，再介绍电平触发的触发器、脉冲触发的触发器和边沿触发的触发器。4基本概念：触发器是构成时序逻辑电路的基本单元，能记忆、存储1位二进制信息。它有两种稳定输出工作状态，即分别输出1和0的状态（也称为双稳态触发器）。（定义）1态与0态：

Q=1（Q=0）的状态称为1态，反之，Q=0（Q=1）的状态称为0态。

5.2锁存器触发器加上电压后，在无外加触发信号的情况下，它可以保持在这两种状态的任何一种，并且都是稳定的，当外加触发信号时，它可以从一种稳定状态转换为另一种稳定状态。5

（定义）原态与次态

触发信号作用之前触发器的状态称为原态（也称现态），用Qn、Qn表示；触发信号作用之后的状态称为次态（新状态），用Qn+1、Qn+1表示。触发信号作用后，若原态与次态相同，称为保持（不变，或维持原态）；若原态与次态相反则称为翻转。5.2锁存器6Q≥1≥1G1G2QSRSRQQ置0端(复位端)置1端(置位端)5.2锁存器-或非门构成的基本RS触发器75.2锁存器-或非门构成的基本RS触发器保持置0置1不定功能表

81010Q＆＆QSR1102.基本RS触发器-逻辑功能0110110复位端原态为1次态为0原态为05.2锁存器-与非门构成的基本RS触发器9工作原理5.2SR锁存器a.RD＝0，SD＝1图4.2.1Q＝0SD＝1RD＝0Q＝0Q＝1b.RD＝1，SD＝0Q＝0RD＝1SD＝0Q=0Q＝1锁存器的1态锁存器的0态置位端或置1输入端复位端或置0输入端10c.RD＝0，SD＝0Q*＝0SD＝0Q=0Q*＝1若Q＝0图4.2.15.2SR锁存器Q-原态，Q*-新态Q*＝1RD＝0Q*

=0Q*＝0若Q＝1Q*＝Q保持原态11d.RD＝1，SD＝15.2SR锁存器图5.2.1Q＝Q=0，为禁态，也称为不定态，即RD和SD同时去掉高电平加低电平，输出状态不定，故输入端应该遵循RDSD＝00000其特性表如表5.2.1所示125.2锁存器Q＆＆G1G2Q1.双稳态电路结构

两个输出无输入001101保持！010110保持！双稳态电路存储状态变量0或者1没有输入来控制状态变换131001Q＆＆QSR1010101101置位端次态为1原态为1原态为1原态为05.2锁存器-与非门构成的基本RS触发器141001Q＆＆QSR011101101110原态为1次态为?原态为0次态为?5.2锁存器-与非门构成的基本RS触发器152.基本RS触发器-电路结构

Q＆＆G1G2QSR两互补输出端两输入端5.2锁存器-与非门构成的基本RS触发器考虑4种输入可能：S=1,R=0S=0,R=1S=1,R=1S=0,R=01611Q＆＆QSR00SD和QD的“0”信号同时消失后，Qn+1不定。这种状态是触发器工作的非正常状态，是不允许出现的。5.2锁存器-与非门构成的基本RS触发器17SRQQ低电平有效逻辑符号置0、置1、保持5.2锁存器-与非门构成的基本RS触发器183.逻辑功能描述

（1）功能表

置0端(复位端)置1端(置位端)保持置0置1不定5.2锁存器-与非门构成的基本RS触发器19（2）波形图

5.2锁存器-与非门构成的基本RS触发器动作特点：在任何时刻，输入都能直接改变输出的状态和同时为0同时为120一、“与非”门构成的基本RS触发器二、“或非”门构成的基本RS触发器5.2总结21基本RS触发器属于无时钟触发器，触发器状态的变换由输入信号直接控制。在某一指定的时刻按输入信号的状态决定触发器翻转，这个用来协调各器件之间动作的控制信号叫时钟脉冲，用CP表示。由CP信号决定输入信号何时对触发器起作用。5.3电平触发的触发器221.电路结构

011CP=0不论R、S如何变化触发器输出保持不变2.功能分析

Q＆＆G1G2QSR＆G3＆G4RCPS电平触发的触发器2310011CP=1

(1)S=0R=0触发器输出保持不变Q＆＆G1G2QSR＆G3＆G4RCPSCP=1241101010010110CP=1

(2)S=0R=1触发器输出0

(3)S=1R=0触发器输出1Q＆＆G1G2QSR＆G3＆G4RCPS25输入控制门+基本触发器只有同步信号CP到达，S和R才起作用电平触发SR触发器26在CP=1期间，Q和Q可能随S,R变化多次翻转电平触发SR触发器27动作特点：在CP=1的全部时间里，S和R的变化都将引起输出状态的变化电平触发SR触发器28反映了次态输出与触发器输入及原态的逻辑关系。

（3）特征方程

RS=0约束条件R和S不能同时为1

电平触发SR触发器29用两个圆表示触发器的两种稳态0和1。箭头表示由现态到次态的转换方向，箭尾表示原态，箭头线上的数字标注出了原态转换成次态所需的触发条件。（4）状态转换图

010×0110×0电平触发SR触发器30（5）波形图

CPSRQ不定电平触发SR触发器31例：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出Q和Q端的波形，设触发器的初态为Q=0。

cpttR0tS0tQ0tQ032Q＆＆G1G2QSR＆G3＆G4DRCPS11.功能分析CP=0不论R、S如何变化，触发器输出保持不变。1CP=100111001D=0触发器输出0电平触发D触发器33CP=1D=1?Q＆＆G1G2QSR＆G3＆G4DRCPS1电平触发的D触发器34电平触发的D触发器

2.功能表示方法（1）功能表

35011100（2）特征方程

（3）状态转换图

电平触发的D触发器36（4）波形图

CPDQ电平触发的D触发器37

1.主从RS触发器Q＆＆G1G2Q＆G3＆G4Q′Q′＆＆G5G6＆G7＆G8SRCP1G9CP′从触发器主触发器互补时钟控制主、从触发器不能同时翻转（1）电路结构5.4脉冲触发的触发器（主从触发器）38（2）工作原理

10Q＆＆G1G2Q＆G3＆G4Q′Q′＆＆G5G6＆G7＆G8SRCP1G9CP′当CP=1时CP′=0从触发器被封锁，保持状态不变，主触发器工作，如果R=0、S=1，主触发器Q′=11.主从RS触发器3901Q＆＆G1G2Q＆G3＆G4Q′Q′＆＆G5G6＆G7＆G8SRCP1G9CP′当CP从1跃变为0CP=0CP′=1，主触发器被封锁，输入信号R、S不影响主触发器的状态，从触发器接收主触发器输出端状态Q′=1，从触发器翻转到Q=1。1.主从RS触发器401.主从RS触发器1.CP=1,“主”按照S,R翻转,“从”保持2.CP下降沿来到时，“主”保持,“从”根据“主”的状态翻转。每个CP周期，输出状态只能改变一次

411.主从RS触发器Qn××××CP1*1111*011110110010110001011000000Qn+1QnRS42输入控制门+基本触发器只有同步信号CP到达，S和R才起作用电平触发SR触发器43主从RS触发器的翻转是在CP从1变为0时发生的，CP变为0后，主触发器被封锁，状态不受R、S输入信号影响，因此不会有空翻现象。

主从RS触发器的逻辑功能和前面的电平RS触发器相同，不同的是电平RS触发器在CP=1期间都可能触发翻转，主从RS触发器只在CP下降沿触发翻转。主从RS触发器与电平触发器比较44已知主从RS触发器的时钟信号和输入信号波形，求作Q端的波形的方法小结：1、根据输入信号画出主触发器Q’

端的波形。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从RS触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由功能表得到触发器的次态，从而画出Q端的波形1.主从RS触发器45例1：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q和Q端的波形，设触发器的初态为Q=0。

cpttR0tS0tQ’0tQ0tQ046例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

tCP0123456tS0tR0tQ’0tQ047例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

tS0tCP0123456tR0tQ’0tQ048例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。

tCP0123456tQ’0tQ0tS0tR049已知主从RS触发器的时钟信号和输入信号波形，求作Q端的波形的方法小结：1、根据输入信号画出主触发器Q’

端的波形。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从RS触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由功能表得到触发器的次态，从而画出Q端的波形1.主从RS触发器502.主从JK触发器为解除约束即使出现的情况S=R=1下，Qn+1也是确定的51（1）电路结构

从触发器主触发器Q＆＆G1G2Q＆G3＆G4Q′Q′＆＆G5G6＆G7＆G8JKCP1G9CP′互补时钟控制主、从触发器不能同时翻转2.主从JK触发器52（2）工作原理

10Q＆＆G1G2Q＆G3＆G4Q′Q′＆＆G5G6＆G7＆G8JKCP1G9CP′当CP=1时CP′=0从触发器被封锁，保持状态不变，主触发器工作。2.主从JK触发器53当CP从1跃变为0CP=0CP′=1，主触发器被封锁，输入信号J、K不影响主触发器的状态，从触发器接收主触发器输出端状态。Q＆＆G1G2Q＆G3＆G4Q′Q′＆＆G5G6＆G7＆G8JKCP1G9CP′2.主从JK触发器542.主从JK触发器110101011010CPQn+1=1552.主从JK触发器011100010001CPQn+1=011562.主从JK触发器00保持！CP保持572.主从JK触发器111CPQn+1=Qn0101010100101058真值表2.主从JK触发器Qn××××CP1*1111*011110110010110001011000000Qn+1QnRSQn××××CP01111011110110010110001011000000Qn+1QnKJ591.分两步动作：第一步时，“主”接收信号，“从”保持第二步到达后，“从”按“主”状态翻转∴输出状态只能改变一次2.主从D，“主”为同步D，cp=1的全部时间里输入信号D对“主”都起控制作用主从RS，“主”为同步RS，Cp=1的全部时间里,输入信号R,S对“主”都起控制作用*但主从JK在cp=1高电平期间，“主”只可能翻转一次∴在cp=1期间里输入发生变化时，要找出cp前Q最后的状态，决定Qn+1

。3.主从结构触发器的动作特点Qn=0时，只允许J=1的信号进入主触发器Qn=1时，只允许k=1的信号进入主触发器60已知主从JK触发器的时钟信号和输入信号波形，求作Q端的波形的方法：1、根据输入信号画出主触发器Q’

端的波形。要注意主从JK触发器的“一次变化现象”。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，根据真值表，画出Q端的波形，而不必画出主触发器Q’端的波形。61例主从JK触发器的输入信号如图所示，触发器的初始状态为0。画出触发器输出的波形图。

KQCPJ2.主从JK触发器623.主从结构触发器的动作特点63例1：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。64

65主从JK触发器存在“一次变化现象”。在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。66例2：已知负边沿翻转的主从JK触发器的时钟信号CP和输入信号J、K的波形如图所示，试画出Q端的波形，设触发器的初态为Q=0。676869例3：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出Q端的波形，设触发器的初态为Q=0。707172已知主从JK触发器的时钟信号和输入信号波形，求作Q端的波形的方法小结：1、根据输入信号画出主触发器Q’

端的波形。要注意主从JK触发器的“一次变化现象”。2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由算出主触发器的状态，从而画出Q端的波形，而不必画出主触发器Q’端的波形。73主从JK触发器存在“一次变化现象”，抗干扰能力较差。为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。→“边沿触发器”具有这样的特性。5.5边沿触发器74Q＆＆G1Q双稳态电路结构

两个输出无输入双稳态电路存储状态变量0或者1没有输入来控制状态变换5.5边沿触发器75CMOS传输门和双向模拟开关当C=0时,传输门截止。若C=1时，T1将导通。5.5边沿触发器当C=0时,传输门导通。若C=1时，T1将导通。76利用CMOS传输门的边沿触发器CP=00截止导通截止D保持0导通0077利用CMOS传输门的边沿触发器CP=11导通截止导通保持DD1截止1178利用CMOS传输门的边沿触发器直到下个CP，输出才能变化

CP0截止导通截止D接收新输入保持，反馈接通0导通0079边沿D触发器的特性表：特性方程Qn+1=D利用CMOS传输门的边沿触发器80触发器在实际应用时，为了便于触发器置于所需状态，还有两个优先级最高的异步输入端。用于直接置0的异步输入端，称为置0（复位）端，用于直接置1的异步输入端，称为置1（置位）端。异步输入端81有异步置0、置1端的边沿D触发器82边沿D触发器的逻辑符号，异步置0、置1端高电平有效。有异步置0、置1端的边沿D触发器动作特点：Qn+1变化发生在CP的上升沿（或下降沿），Qn+