第11章 组合逻辑电路

第11章组合逻辑电路

11.1数制与编码11.2基本逻辑运算11.3集成逻辑门电路11.4组合逻辑电路11.5编码器11.6译码器和数字显示主页面重点：！二进制、十进制、十六进制转换及8421BCD编码基本逻辑运算集成逻辑门电路及应用组合逻辑电路分析、设计编码器、译码器功能及应用11.1数制与编码11.1.1数字信号数字信号——时间上和数值上均是离散的信号。负逻辑：低电平为逻辑1，高电平为逻辑0。模拟信号——时间连续、数值也连续的信号。正逻辑：高电平为逻辑1，低电平为逻辑0。十进制：十进制数的每一位是由0～9十个数码中的一个表示。计数规律是“逢十进一”。1.几种常用的计数体制Di—第i位上的数码，即0～9中的任一个数10—进位基数10i—第i位的权11.1.2数制二进制：二进制数的每一位数码只有0或者1两种，计数规则是“逢二进一”。Ki—第i位上的数码，即0、1中的任一个数2—进位基数2i—第i位的权八进制：每一位数码由0～7中的任一个数表示，按“逢八进一”的规则计数，即基数是8，第i位的权是8i。

十六进制：每一位数码由0～9和A、B、C、D、E、F中的任一个数码表示。“按逢十六进一”的规则计数，其基数是16，第i位的权是16i，任一个十六进制数可表示为（5A6.17）H=5×162＋10×161＋6×160＋1×16－1＋7×16－2（27.31）O=2×81＋7×80＋3×8－1＋1×8－2

（110110.01）B=1×25＋1×24＋0×23＋1×22＋1×21＋0×20＋0×2-1＋1×2-2（268.5）D=2×102＋6×101＋8×100＋5×10－1（1）二进制转换为十进制

将二进制数按权展开，将各乘积项的积算出来，再将各项积相加，就得到等值的十进制数。2.不同数制之间的相互转换(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20＋1×2－1＋0×2－2＋1×2－3＝（19.625）D（2）十进制转换为二进制十进制整数转换为二进制整数用“除2取余”法。将十进制数逐次除以2，并依次记录余数，直到除到商为零为止，然后将余数从下往上排列，即得从高位到低位的二进制数。例

将十进制数整数2310转换成二进制数。（23）D=（10111）B

十进制小数转换为二进制小数的方法是乘2取整法。用该小数乘2，第一次乘得结果的整数部分为最高位，其小数部分再乘2，所得结果的整数部分为次高位，依次类推，直至小数部分为0或达到要求精度。

例将（0.562）D转换成误差ε不大于2－6的二进制数。

0.562×2＝1.124……1……b-10.124×2＝0.248……0……b-20.248×2＝0.496……0……b-30.496×2＝0.992……0……b-40.992×2＝1.984……1……b-5(0.562)D＝(0.100011)B

（3）二进制转换成十六进制用“4位分组”法将二进制数化为十六进制数。从二进制的小数点开始，分别向左、右按4位分组，最后不满4位的，用0补。将每组用对应的十六进制数代替，就是等值的十六进制数。（1001101.100111)B＝（01001101.10011100)B＝（4D.9C)H

若将二进制数转换为八进制数，可将二进制数分为3位一组，再将每组的3位二进制数转换成一位8进制即可。将每一位变成4位二进制数，按位的高低依次排列即可。（5）十六进制转换成十进制由“按权相加”法将十六进制数转换为十进制数。（4）十六进制转换成二进制(6E.3A5)H＝(1101110．001110100101)B

(7A.58)H＝7×161＋10×160＋5×16-1＋8×16-2

＝112＋10＋0.3125＋0.03125＝(122.34375)D11.1.3

二—十进制码

把若干个0和1按一定规律编排在一起，组成不同的代码，并赋与每一个代码固定的含义，这叫做编码。编制代码所遵循的规则叫码制。

BCD码：用二进制代码来表示十进制的0～9十个数。常见的有8421码、5421码、2421码、余3码、格雷码等。十进制数8421码2421码5421码余三码01234567890000000100100011010001010110011110001001000000010010001101001011110011011110111100000001001000110100100010011010101111000011010001010110011110001001101010111100位权8421b3b2b1b02421b3b2b1b05421b3b2b1b0无权返回11.2基本逻辑运算逻辑关系：是指某事物的条件（或原因）与结果之间的关系。

12.1.1基本逻辑运算

1.与运算

只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与逻辑。

VALBAB不闭合不闭合不亮灯闭合不亮不闭合闭合亮闭合闭合不亮不闭合ABL000000011111电路如果用二值逻辑0和1来表示，并设1表示开关闭合或灯亮；0表示开关不闭合或灯不亮，得到的表格，称为逻辑真值表。

与运算规则为：输入有0，输出为0；输入全1，输出为1。ABL＆符号逻辑函数表达式

在数字电路中能实现与运算的电路称为与门电路。当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。

2.或运算VABL不闭合不闭合不亮灯闭合亮不闭合闭合亮闭合闭合亮不闭合AB电路ABL≥1AB000001111111L符号逻辑函数表达式

在数字电路中能实现或运算的电路称为或门电路。或运算规则为：输入有1，输出为1；输入全0，输出为0。某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。

3.非运算VAL闭合不亮灯亮不闭合A10灯10A逻辑函数表达式

符号AL1在数字电路中能实现非运算的电路称为非门电路。11.2.2其他常用逻辑运算1.与非2.或非L=A+B10000AB0010111BAL=A+B≥1AL=AB&B11AB1111L=AB0010003.异或异或是一种二变量逻辑运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。0AB00111101010AB=1返回11.3集成逻辑门电路

11.3.1TTL集成逻辑门电路1.TTL与非门的基本结构

ABCUo＋UCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4kΩ1.6kΩ130Ω1kΩVC2VE2输入级中间级输出级（1）输入全为高电平3.6V时。VT2

、VT3导通，VB1=0.7×3=2.1V，从而使VT1的发射结因反偏而截止。此时VT1的发射结反偏，而集电结正偏，称为倒置工作状态。由于VT3饱和导通，输出电压为：VO=VCES3≈0.3V，这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+VCE2=1V。1V的电压作用于VT4的基极，使VT4和二极管D都截止。（2）输入有低电平0.3V时。VT1的基极电位被钳位到VB1=1V。VT2、VT3都截止。由于VT2截止，流过RC2的电流仅为VT4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4≈UCC=5V，使VT4和D导通，则有：VO≈UCC-VBE4-VD=5-0.7-0.7=3.6V2.主要参数输入的最高低电平ULmax(关门电平UOFF)保证输出电压为额定高电平（2.7V）时，允许输入低电平的最大值，称为关门电压UOFF，一般UOFF≥0.8V。输入的最低高电平UIHmin（开门电平UON）保证输出电平达到额定低电平（0.3V）时，允许输入最高电平的最小值，称为开门电平UON，一般UOL≤1.8V。

输出高电平UOH

输出低电平UOL

一般产品规定UOH≥2.4V，UOL≤0.4V。

噪声容限噪声容限是描述逻辑门电路抗干扰能力的参数。数字系统中，前级门的输出是后级门的输入，后级门的输入高电平有一个下限值,输入低电平有一个上限，只要前级门的输出能满足后级门的输入要求，就不会造成逻辑混乱。低电平噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平UIL上的最大正向干扰电压。用UNL表示：UNL＝UOFF－UIL高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入低电平UIH上的最大正向干扰电压。用UNH表示：UNH＝UIH－UON。输入短路电流当输入电压为零时，流经这个输入端的电流称为输入短路电流。输入短路电流的典型值为－1.5mA。

以同一型号的与非门作为负载时，一个与门能驱动同类与非门的最大数目，通常N≥8。

扇出系数NTTL集电极开路门（OC门）在工程实践中，常常需要将输出端并联使用实现与逻辑功能，称为线与。前面介绍的TTL与非门的输出端是不能直接并联使用的。因为当一些门输出高电平时，则输出电流是流出门电路的，而若有一个门输出低电平，其VT4饱和，必然会造成有一个很大的电流从输出高电平门电路流向输出低电平门的VT4，当超过其集电极最大电流时,造成VT4损坏。3.TTL门电路的其他类型集电极开路门的电路及其逻辑符号ABL＋UCC（5V）RB1RC2VT1VT2VT34kΩ1.6kΩ1kΩLA&B①实现线与CDL＆AB＆＋UCCRPOC门主要有以下几方面的应用②实现电平转换③用做驱动器

UoAB＆＋10VAB＆＋5V三态输出门三态门除具有输出高、低电平两种状态外，还能输出高阻状态。LA&BENLA&BEN高电平有效的三态门

低电平有效的三态门

三态门的应用A&BENEN1G1A&BENEN2G2A&BENEN3G3总线单向总线

双向总线

DI1ENEN1EN总线DO11.3.2CMOS集成逻辑门电路

1.CMOS逻辑门电路的系列工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。基本的CMOS——4000系列高速的CMOS——HC（HCT）系列先进的CMOS——AC（ACT）系列具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。2.CMOS逻辑门电路的主要参数输出高电平UOH与输出低电平UOL抗干扰容限

CMOS门电路UOH的理论值为电源电压UDD，UOH（min）=0.9UDD；UOL的理论值为0V，UOL（max）=0.01UDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大，接近电源电压UDD值。

CMOS非门的关门电平UOFF为0.45UDD，开门电平UON为0.55UDD。因此，其高、低电平噪声容限均达0.45UDD。其他CMOS门电路的噪声容限一般也大于0.3UDD，电源电压UDD越大，其抗干扰能力越强。扇出系数其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路返回11.4组合逻辑电路1.逻辑代数的基本公式11.4.1逻辑代数

0—1律互补律重叠律交换律结合律分配律反演律吸收律对合律证明证2.逻辑代数的基本规则

对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。利用代入规则可以扩展公式的范围。代入规则对于一个逻辑函数L，若将其所有0变成1，1变成0，与变成或，或变成与，原变量变成反变量，反变量变成原变量，得到L。这个规则叫反演规则。利用反演规则可求出一个函数的反函数。把函数中的与变成或，或变成与，0变成1，1变成0，经过这些变化得到的函数叫原函数的对偶函数，所谓对偶规则，是指两个逻辑式相等，则其对偶式也相等。对偶规则反演规则（1）应保证函数的运算顺序不变。运用反演规则求非函数时要注意（2）几个变量上的公共非号应保留不变。求函数的反函数。解?就是应用逻辑代数的公式和规则进行函数化简。代数化简法?化简11.4.2组合逻辑电路的分析方法

组合逻辑电路逻辑表达式最简表达式真值表逻辑功能分析该电路的逻辑功能。

写出逻辑表达式&&&&≥1ABCLP由表达式列出真值表分析逻辑功能ABC L0000001101010111100110111101111 0由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。化简与变换写出图示逻辑图的逻辑表达式，分析逻辑功能。

?&&&≥1ABCL组合逻辑电路的设计组合逻辑电路的设计是根据给出的要求，设计出实现该要求的逻辑电路。根据逻辑功能要求列真值表由真值表写逻辑表达式最简表达式画出逻辑图?设计全加器电路。所谓全加是指两个1位数相加时,还要考虑从低位来的进位，产生求和结果向高位进位。能实现全加的电路叫全加器。返回11.5编码器11.5.1编码器的基本概念及工作原理

1．键控8421BCD码编码器真值表输入输出S9

S8

S7

S6

S5

S4

S3

S2

S1

S0ABCDGS111111111111111111101111111101111111101111111101111111101111111101111111101111111101111111101111111101111111110000000001000110010100111010010101101101011111000110011由真值表写出各输出的逻辑表达式2.二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。

3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，逻辑表达式为真值表输入输出I0

I1

I2

I3

I4

I5

I6

I7A2

A1

A01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111电路A2&&&A0A111111111I7I6I5I4I3I2I0I13.优先编码器输入输出EI

I0

I1

I2

I3

I4

I5

I6

I7A2

A1

A0

GS

EO1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×011111100111111111111111100000100101010010110110001101011100111101使能输入端，低电平有效优先顺序为I7→I0编码器的工作标志，低电平有效使能输出端，高电平有效1.编码器的扩展GSEOEI74148(2)GSEOEI74148(1)GSEOEI&&&&A2A0A1Y3A2A0A1I7I6I5I4I3I2I0I1I7I6I5I4I3I2I0I1X15X14X13X12X11X10X8X9X7X6X5X4X3X2X0X1Y2Y1Y0实现的16线—4线优先编码器11.5.2编码器的应用2.组成8421BCD编码器11&&G1G2G3G4GSEOEI74148(2)Y3A2A0A1I7I6I5I4I3I2I0I1Y2Y1Y0I7I6I5I4I3I2I0I1I9I8返回11.6译码器和数字显示

11.6.1译码器

译码器：将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N＜2n，称为部分译码器。如二一十进制译码器（也称作4线—10线译码器）等。输入输出 EI

A

B

Y0

Y1

Y2

Y3

1××11110000111001101101011010111110输出函数表达式：2线—4线译码器功能表2线—4线译码器111ABEI&&&&Y3Y2Y1Y0逻辑图74138是一种典型的二进制译码器输入输出G1

G2A

G2BA2

A1

A0Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110G1、G2A和G2B为使能输入端&&&&&&&&A0G1&1111111G2AG2BA1A2Y3Y2Y1Y0Y7Y6Y5Y4将两片