数字电子技术第五章 时序逻辑电路6结存器课件_第1页
数字电子技术第五章 时序逻辑电路6结存器课件_第2页
数字电子技术第五章 时序逻辑电路6结存器课件_第3页
数字电子技术第五章 时序逻辑电路6结存器课件_第4页
数字电子技术第五章 时序逻辑电路6结存器课件_第5页
已阅读5页，还剩14页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第六节数码寄存器与移位寄存器寄存器按功能划分为基本寄存器和移位寄存器。基本寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可以并入并出、并入串出、串入串出和串入并出等。寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成。寄存器实际上是若干触发器的集合。一、数码寄存器（一）单拍工作方式数码寄存器数码寄存器—存储二进制数码的时序电路组件，具有接收和寄存二进制数码的逻辑功能。（二）双拍工作方式数码寄存器1、异步清零2、送数3、CR=1、CP上升沿以外的时间，寄存器保持。二、移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲（CP）的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)

根据移位数据的输入－输出方式,可分为四种电路结构：

串入－串出，串入－并出，并入－串出，并入–并出。FFFFFFFF串入－串出入出FFFFFFFF串入－并出入出FFFFFFFF并入－串出出FFFFFFFF并入－并出出(一)单向移位寄存器（a）电路串行数据输入端串行数据输出端并行数据输出端1.4位右移寄存器

10

11

01

10

11

000

00

00

00FF0FF1FF2FF31CP后2CP后3CP后4CP后1101

1Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011DSI=11010000,从高位开始输入

经过4个CP脉冲作用后，从DS端串行输入的数码就可以从Q0Q1Q2Q3并行输出。串入并出

经过7个CP脉冲作用后，从DSI端串行输入的数码就可以从DO端串行输出。串入串出三、四位双向集成移位寄存器74X1941.用74X194构成环形计数器环形计数器的状态图四.74X194应用2.用74X194构成扭环计数器扭环计数器的状态图3.移位寄存器构成的序列信号发生器时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。小结用已有的M进制集成计数器可以构成任意进制计数器，方法有：异步清零法、同步清零法、异步置数法和同步置数法。当M>N时，用一片M进制计数器即可；当M<N时，需要多片M进制计数器级联构成。小结计数器是一种常用的时序逻辑器件，在计算机和其他数字系统中起着重要作用。计数器可以统计时钟脉冲的个数，也可以用于分频、定时、产生节拍脉冲。寄存器用于存放数据和指令。分为数码寄存器和移位寄存器。数码寄存器只能并行送入、并行输出数据；移位寄存器分为左移、右移和双向移位，数据可以并入并出

人人文库> 全部分类> 行业资料 > 医学制药

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论