微机原理第五章

第5章存储器系统学习要求：存储器分类、组成及功能。位扩充与地址扩充技术。理解存储器与CPU的连接方法了解内存条技术的发展理解存储器系统的分层结构理解虚拟存储技术及高速缓存Cache技术5.1存储器的分类与组成按存放信息原理不同随机存取存储器RAM(RandomAccessMemory)只读存储器ROM(Read-OnlyMemory)静态SRAM动态DRAM掩膜ROM（MROM）可编程ROM（PROM）可擦除编程ROM（EPROM）电擦除PROM（EEPROM）闪存Flash（NORFlash，NANDFlash）按工艺不同半导体存储器的组成存储体地址选择电路读写电路与控制电路5.1存储器的分类与组成存储0和1信息的电路实体地址线为n，地址单元数为N，需要译码电路选择存储体包括控制电路和读写放大器5.2随机存取存储器5.2.1静态随机存取存储器5.2.1静态随机存取存储器静态RAM读写过程1）读出过程（1）地址码→RAM芯片的地址输入端→

X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，将出现在I/O电路的输入端。I/O电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门控制信号，所存数据还不能送到数据总线DB上。（2）在送上地址码的同时，还要送上读／写控制信号和片选信号。静态RAM读写过程2）写入过程（1）同上述读出过程（1），先选中相应的存储单元，使其可以进行写操作。（2）将要写入的数据放在DB上。（3）加上片选信号及写入信号。这两个有效控制信号打开三态门使DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。5.2.1静态随机存取存储器静态RAM芯片有2114,2142,6116,6264,62256，68512,6281024右图所示为6116芯片引脚图5.2.1静态随机存取存储器5.2.1静态随机存取存储器5.2.2动态随机存取存储器5.2.2动态随机存取存储器动态RAM动态RAM的位数都是1位；动态RAM的地址引脚只是实际地址线的一半。为保证地址正确读入，有行、列地址控制输入CAS和RAS，控制输入有效时，分别读入一半地址。2164是64K×1位RAM。5.2.2动态随机存取存储器5.3只读存取存储器5.3只读存取存储器EPROM芯片常用的有：2716（2K×8）2732（4K×8）2764（8K×8）27128（16K×8）27256（32K×8）27512（64K×8）等。5.3只读存取存储器Intel2732A是一种4K×8 b的EPROM12条地址线A11～A08条数据线O7～O0。为芯片允许信号，用来选择芯片；为输出允许信号，用来把输出数据送上数据线，只有当这两条控制线同时有效时，才能从输出端得到读出的数据。5.3只读存取存储器5.3只读存取存储器5.4存储器的扩充及其与CPU的连接

把握要领---紧扣三总线CPU与存储器连接示意AB地址总线与容量对应；均经锁存器与M全部对应相连接。

DB数据总线根据4、8位不同，分别与高8位或低8位对应连接。

CB控制总线一般考虑CS、WE、RD、M/IO及相应的控制逻辑。综合考虑的因素1）CPU总线的带负载能力

可加驱动器或缓冲器2）速度匹配与时序控制尽量选快速芯片3）数据通路匹配

存储器以字节为单位，16位或32位数据需要放在连续的几个内存单元中，称为“字节编址结构”。（奇、偶体）4）合理的内存分配

分为ROM区和RAM区5.4存储器的扩充及其与CPU的连接●N×1位芯片，扩展N个字节，用8片并列成一组；●1K×4位芯片，扩展1KB,要用2片并列成一组。1.位数扩充

★用多块存储器芯片重叠使用。并成一个字节或字长的存储体。

★主要是数据线按位排列，存放数据的某个对应位，并行连接到CPU的数据线上。

★组内每片的地址线、控制线并在一起；再与CPU的相应信号线连接。5.4.1存储器的扩充5.4.1存储器的扩充1.位数扩充1.位数扩充5.4.1存储器的扩充2.地址的扩充：要领：各位组地址线、数据线、读写控制线横向延伸串联。片选线经译码器分别连接！组2组1组4组3扩展容量256B×4组=1KB（组内256×4位×2片）5.4.1存储器的扩充

◆芯片选择：在芯片地址线位数的基础上扩展地址线，每只芯片均有一条片选线CS(CE)，选通芯片。◆片内地址：由存储器芯片上地址线编码决定。扩展多芯片时解决2个问题：扩展线位数n与扩展芯片N的关系为2n=N地址线位数扩展及地址分配并由扩展线控制芯片的片选CS5.4.1存储器的扩充例如扩展4片4KB字节的存储器，则第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH

12位芯片内地址★同容量存储芯片的地址线扩展

扩展的地址编码放在高位，芯片地址编码放在低位。最低最高

A14A13A12

011

011

3位扩展地址5.4.1存储器的扩充★不同容量存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。例如扩展1片4K字节和1片8K字节存储器。A14A13A12A11A08KB芯片100

0000

0000

0000→4000H～

101

1111

1111

1111→5FFFH4KB芯片01×

0000

0000

0000→2000H～

01×

1111

1111

1111→3FFFH插入无关位的第二种方法（可扩展的地址线充足时）5.4.1存储器的扩充★不同容量存储芯片地址线扩展以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。例如扩展1片4K字节和1片8K字节存储器。

A15A14A13A12A11

A08KB芯片10×0

0000

0000

0000→8000H(A000H)

10×1

1111

1111

1111→9FFFH(BFFFH)4KB芯片01××

0000

0000

0000→4000H(6000H)

01××

1111

1111

1111→4FFFH(6FFFH)5.4.1存储器的扩充线选译码法▲方法：用某一扩展位直接作为片选信号。▲优点：无译码电路，线路简单，成本低。▲缺点：有地址重叠现象,浪费大量的存储空间。图6.24存储器线选译码电路图5.4.1存储器的扩充

线选译码法▲方法：用某一扩展位直接作为片选信号。▲优点：无译码电路，线路简单，成本低。▲缺点：有地址重叠现象,浪费大量的存储空间。图6.24存储器线选译码电路图A14A13A12在同一时刻只能有一位为0

其中：A12=0选中片1，地址空间为6000H～6FFFH；

（A15的无关）重叠区域之一为E000H～EFFFH;

A13=0选中片2，地址空间为5000H～5FFFH；

A14=0选中片3，地址空间为3000H～3FFFH。5.4.1存储器的扩充A2A1A0Yi000001010

01110010111011174LS-138是常用的3-8译码器图6.6片选控制译码逻辑011011101110

全译码法常用译码器有双2-4译码器、3-8译码和4-16译码器等。5.4.1存储器的扩充全译码法▲方法：低位地址线作片内字选；高位扩展线全部参加译码。▲缺点：需加译码电路▲优点：无地址重叠现象，地址空间唯一性。6.25全译码法的存储器系统电路图5.4.1存储器的扩充

混合译码法

一部分空余地址线参加译码一部分用于线选连接图6.26

片选方式的选择要根据系统复杂程度综合分析确定。5.4.1存储器的扩充5.4.2存储器与CPU的连接1.只读存储器与8086CPU的连接2.静态RAM与8086CPU的连接5.4.2存储器与CPU的连接例：某8088CPU系统用2764ROM芯片6264SRAM芯片构成16KB的内存。其中，ROM的地址范围为0FE000H~0FFFFFH,SRAM的地址范围为0F000H~0F1FFFH。试利用74lS138译码器。画出存储器与CPU的连接图。并标出总线信号名称。设计步骤：（1）确定地址线数

（2）确定地址分配

（3）画出地址分配表和地址位图

（4）画出地址译码电路5.4.2存储器与CPU的连接BHE有效选中高8位（奇数体）A0=0选中低8位（偶数体）

高位512k×8

低位512k×8

二者均有效=00时，选中16位字5.4.2存储器与CPU的连接3.8086单处理器系统的连接实例5.4.2存储器与CPU的连接5.4.2存储器与CPU的连接32位存储器接口5.64位存储器接口5.5内存条技术的发展1.SIMM内存（SingleInlineMemoryModules）30线72线256KB512KB-2M2.EDODRAM（ExtendedDataOut）工作电压5V，带宽32位，4-16MB5.5内存条技术的发展3.SDRAM64位带宽5.5内存条技术的发展4.RambusDRAM基于RISC理论，频率更高5.5内存条技术的发展5.DDR内存（DualDataRateSDRAM）DDR4005.5内存条技术的发展6.DDR2，DDR35.5内存条技术的发展数据预取功能、点对点拓扑结构，100nm以下生产线，工作电压降至1.

5V5.6外部存储器5.6外部存储器5.7存储器系统的分层结构5.8存储器管理概述5.8.1虚拟存储管理80386的三种工作模式实模式保护模式虚拟8086模式1.实模式80386的三种工作模式可寻址的实地址空间只有1MB，所有的段最大容量为64KB中断向量表设置在00000H~003FFH系统初始化区在FFFFFFF0~FFFFFFFF