计算机组成原理复习2

计算机组成原理陈锦煌E-mail：554237327@第1章

概论美籍匈牙利数学家冯·诺依曼等人在1946年6月提出存储程序概念存储程序概念：⑴计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成；⑵计算机内部采用二进制来表示指令和数据；⑶将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，这就是存储程序的基本含义。冯·诺依曼结构和哈佛结构的存储器设计思想:冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。指令存储地址和数据存储地址指向同一个存储器的不同物理位置。使用冯·诺伊曼结构的中央处理器有很多。如Intel公司的80X86、ARM公司的ARM7、MIPS公司的MIPS等都采用冯·诺伊曼结构。哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。CPU首先到指令存储器中读取指令内容，译码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。哈佛结构的处理器通常具有较高的执行效率。其指令和数据分开组织和存储的，执行时可以预先读取下一条指令。目前使用哈佛结构的中央处理器有如MOTOROLA公司的MC68系列、Zilog公司的Z8系列和ARM公司的ARM9、ARM10和ARM11等。计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。它们各自的功能是：①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。③存储器：用来存放程序和数据。④运算器：对信息进行处理和运算。⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。

主存容量一个主存储器所能存储的全部信息量称为主存容量。衡量主存容量单位有两种：①字节数。这类计算机称为字节编址的计算机。每1024个字节称为1K字节（210=1K），（220=1M），（230=1G）。②字数×字长。这类计算机称为字编址的计算机。如：4096×16表示存储器有4096个存储单元，每个存储单元字长为16位。

运算速度以MIPS和MFLOPS作为计量单位来衡量运算速度。

MIPS表示每秒百万条指令。

MFLOPS每秒表示百万次浮点运算。

MIPS=MFLOPS=选择题：通常花费计算机发展时代是以（

）为标准的。A.所用的电子器件B.运算速度C.计算机结构D.所有语言A2.冯诺依曼计算机结构的核心思想是（

）为标准的。A.二进制运算B.有存储信息的功能C.运算速度快D.存储程序控制D3.完整的计算机系统应包括（

）。A.运算器、存储器、控制器B.外部设备和主机C.主机和实用程序D.配套的硬件设备和软件系统D4.系统总线中，划分数据线、地址线、控制线的根据是（

）。A.总线所处的位置B.总线的传输方向C.总线的传输内容D.总线的控制方式C5.计算机硬件能够直接执行的只有（

）。A.机器语言B.汇编语言C.机器语言和汇编语言D.各种高级语言A6.微型计算机的发展以（

）技术为标志。A.操作系统B.微处理器C.磁盘D.软件B7.系统总线中地址线的作用是（

）。A.用于选择主存单元B.用于选择进行信息传输的设备C.用于指定主存单元和I/O设备接口电路的地址D.用于传送主存物理地址的逻辑地址C判断题：

利用大规模集成电路技术把计算机的运算部件和控制部件做在一起的集成接电路芯片上，这样的一块芯片叫做单片机。╳判断题：计算机“运算速度”指标的含义是指每秒执行多少条指令或每秒执行多少次浮点运算。√第2章

数据的机器层次表示计算机中的数值数据十进制数（D）二进制数（B）八进制数（Q）十六进制数（H）原码表示法：用最高位表示符号位，符号位为“0”表示该数为正，符号位为“1”表示该数为负，数值部分与真值相同。补码表示：对于正数，数值部分与真值形式相同；对于负数，其数值部分为真值形式按位取反，且在最低位加1。反码表示法：对于正数，数值部分与真值形式相同；对于负数，数值部分为真值形式按位取反。浮点表示法小数点的位置根据需要而浮动，这就是浮点数。例如：

N=M×rE

式中：r为浮点数阶码的底，与尾数的基数相同，通常r=2。E和M都是带符号数，E叫做阶码，M叫做尾数。在大多数计算机中，尾数为纯小数，常用原码或补码表示；阶码为纯整数，常用移码或补码表示。=M×2E浮点数阶码的移码表示法

移码就是在真值X上加一个常数（偏置值），相当于X在数轴上向正方向平移了一段距离，这就是“移码”一词的来由，移码也可称为增码或偏码。

[X]移=偏置值+X最常见的移码的偏置值为2n。当字长8位时，偏置值为27。若X为8位（含符号位），真值等于-1000B，请写出的原码、反码、补码、移码1.零的原码可以用以下哪个代码表示__？111111111000000001111111111000000B2.9位原码能表示的数据个数是__？109511512C3.N位二进制定点整数表示的最大值是__？2n2n-12n-12n-1-1D4.定点8位字长的字，采用补码表示时，一个字所表示的整数范围是__？-128~127-129~128-127~127-128~128A5.一个8位二进制整数，若采用补码表示，且由4个1和4个0组成，则最小值为__？-120-7-112-121D6.在定点机中，下列说法错误的是__？除补码外，原码和反码不能表示-1+0的原码不等于-0的原码+0的反码不等于-0的反码对于相同的机器字长，补码比原码和反码能多表示一个负数A7.设寄存器的内容为11111111，若它等于+127，则为__？原码补码反码移码D8.在规格化浮点数表示中，保持其他方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围__。增大减少不变以上都不对C9.若9BH表示移码，其对应的十进制数是__。27-27-101101A判断题：浮点数通常采用规格化数来表示，规格化即指其尾数的第1位应为1的浮点数。╳1.8421码2.2421码3.余3码4.格雷码（Gray）码5.非压缩BCD码6.压缩BCD码汉字国标码=汉字区位码（十六进制）+2020H汉字机内码=汉字国标码+8080H“我”字的区位码是：46-50请问它的国标码是？它的机内码是？1.目前在小型和微型计算机里最为普遍采用的字符编码是__？BCD码十六进制代码ASCII码海明码C2.已知大写英文字母Ａ的ASCII码为41H，现字母F被存放在某个存储单元中，若采用偶校验（假设最高位作为检验位），则该存储单元中存放的十六进制数据是__？46HC6H47HC7HB3.汉字“啊”的十进制区位码为“16-01”，它的十六进制机内码为__？1601H9081HB0A1HB081HC4.某数在计算机中用8421码表示为011110001001，其真值为__？789789H192911110001001BA5.在计算机中，用压缩BCD码表示0~99的数需要用__位二进制表示？5678D6.在计算机中，一个字节可存放__个一位的压缩BCD码

？1234B7.采用十进制字符串数据表示时，-123的前分隔数字串、后嵌入数字串和压缩的十进制数串的字节长度分别是__？4,4,24,3,24,4,34,3,3B8.假定下列字符码中有奇偶检验位，但没有数据错误，采用奇检验的字符码是__？11001010110101111100110011001011D判断题：

8421码就是二进制数。╳第3章

指令系统某机字长32位，指令单字长，指令系统中具有二地址指令、一地址指令和零地址指令各若干条，已知每个地址长12位，采用扩展操作码方式，问该指令系统中二地址指令、一地址指令、零地址指令各最多能有多少条？指令字长为12位，每个地址码为3位，采用扩展操作码的方式，设计4条三地址指令、16条二地址指令、64条一地址指令和16条零地址指令的操作码扩展方案。写出各种寻址方式的有效地址EA的计算式（PC为程序计数器，A为形式地址，Rx为变址寄存器）：寻址方式：例：立即寻址EA=（PC）

直接寻址

间接寻址

变址寻址

相对寻址1234习题1：执行一条一地址的加法指令共需要___次访问内存（含取指令）。B

累加器和寄存器

累加器和暂存器

堆栈的栈顶和次栈顶单元

暂存器和堆栈的栈顶单元习题2：零地址的运算类指令在指令格式中不给出操作数地址，参加的两个操作数来自___。C4K8K16K24K习题3：一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，一地址指令的条数最多有___。D1字节2字节3字节4字节习题4：某计算机存储器按字（16位）编址，每取出一条指令后PC的值自动+1，说明其指令长度是___。B63H4D9FH4E3CH4E9FH习题5：变址寄存器寻址方式中，若变址寄存器的内容是4E3CH，指令中的形式地址是63H，则对应的有效地址是___。D

栈顶

栈底

栈指针

栈中的数据习题6：在存储器堆栈中，保持不变的是___。B

寄存器

堆栈

子程序的结束位置

子程序的起始位置习题7：将子程序返回地址放在___中时，子程序允许嵌套和递归。B

无条件转移指令

条件转移指令

中断隐指令

循环控制指令习题8：下列不属于程序控制指令的是___。C第4章

数值的机器运算1.全加器全加器（FA）是最基本的加法单元，它有三个输入量：操作数Ai和Bi、低位传来的进位Ci-1，两个输出量：本位和Si、向高位的进位Ci。

图4-1全加器的逻辑框图

全加器真值表AiBiCi-1SiCi0000111100110011010101010110100100010111根据真值表，可得到全加器的逻辑表达式为：

Si=Ai⊕Bi⊕Ci-1Ci=AiBi+(Ai⊕Bi)Ci-1其中：Gi=AiBi为进位产生函数

Pi=Ai⊕Bi为进位传递函数进位表达式Ci=Gi+PiCi-1全加器的逻辑表达式图4-3串行进位的并行加法器其中：C1=G1+P1C0C2=G2+P2C1

┇

Cn=Gn+PnCn-1

串行进位的并行加法器

假定，将一级“与门”、“或门”的延迟时间定为ty，从上述公式中可看出，每一级全加器的进位延迟时间为2ty。在字长为n位的情况下，若不考虑Gi、Pi的形成时间，从C0→Cn的最长延迟时间为2nty（设C0为加法器最低位的进位输入，Cn为加法器最高位的进位输出）。1.并行进位方式

并行进位又叫先行进位、同时进位，其特点是各级进位信号同时形成。

C1=G1+PC0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1

+P4P3P2P1C0

┇⑴单级先行进位方式（组内并行、组间串行）以16位加法器为例，可分为4组，每组4位。第一小组组内的进位逻辑函数C1、C2、C3、C4的表达式与前述相同，它们是同时产生的，实现上述进位逻辑函数的电路称之为4位先行进位电路CLA，其延迟时间是2ty。利用这种4位的CLA电路以及进位产生/传递电路和求和电路可以构成4位的CLA加法器。用4个这样的CLA加法器，很容易构成16位的单级先行进位加法器。

2.分组并行进位方式16位单级先行进位加法器图4-416位单级先行进位加法器16位单级先行进位时间图图4-516位单级先行进位时间图⑵多级先行进位方式（组内并行、组间并行）仍以字长为16位的加法器作为例子，分析两级先行进位加法器的设计方法。第一小组的进位输出C4可以变成两个与项相或：C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0=G1*+P1*C0其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1P1*=P4P3P2P1

Gi*称为组进位产生函数Pi*称为组进位传递函数2.分组并行进位方式（续）依次类推，可以得到：

C8=G2*+P2*C4=G2*+P2*G1*+P2*P1*C0C12=G3*+P3*G2+P3*P2*G1*+P3*P2*P1*C0C16=G4*+P4*G3*+P4*P3*G2*+P4*P3*P2*G1*+P4*P3*P2*P1*C02.分组并行进位方式（续）成组先行进位电路BCLA，其延迟时间是2ty。利用这种4位的BCLA电路以及进位产生/传递电路和求和电路可以构成4位的BCLA加法器。16位的两级先行进位加法器可由4个BCLA加法器和1个CLA电路组成。2.分组并行进位方式（续）16位两级先行进位加法器图4-616位两级先行进位加法器若不考虑Gi、Pi的形成时间，C0经过2ty产生第一小组的C1、C2、C3及所有组进位产生函数Gi*和组进位传递函数Pi*；再经过2ty，由CLA电路产生C4、C8、C12、C16；再经过2ty后，才能产生第二、三、四小组内的C5～C7、C9～C11、C13～C15。此时加法器的最长进位延迟时间是6ty。2.分组并行进位方式（续）16位两级先行进位时间图图4-716位两级先行进位时间图（1）构建20位单级先行进位加法器（使用5个4位的CLA加法器）。（2）构建20位二级先行进位加法器（使用4个5位的BCLA加法器和1个4位的CLA电路）。利用CLA加法器或BCLA加法器以及CLA电路设计加法器，要求如下：已知X和Y，用变形补码计算X+Y和X-Y，同时指出运算结果是否溢出？（1）X=27/32，Y=31/32（2）X=13/16，Y=-11/162.浮点数加减运算举例有两浮点数为A=0.101110×2-01B=-(0.101011)×2-10

假设这两数的格式：阶码4位，用移码（偏置值为23）表示；尾数8位，用补码表示，包含一位符号位，即阶码尾数[A]浮=0111；0.1011100[B]浮=0110；1.01010102.浮点数加减运算举例（续）⑴对阶求阶差：ΔE=EA-EB=-1-(-2)=1ΔE=1，表示EA＞EB。按对阶规则，将MB右移一位，EB+1→EB，得：[B]浮’=0111；1.1010101⑵尾数求和00.1011100+11.101010100.01100012.浮点数加减运算举例（续）

⑶尾数结果规格化由于结果的尾数是非规格化的数，故应左规。尾数每左移一位，阶码减1，直至尾数成为规格化数为止。最后结果为[A+B]浮=0110；0.110001即A+B=(0.110001)×2-10未发生溢出

有两浮点数为A=-(0.100011)×2-10B=0.101111×2-01假设这两数的格式：阶码4位，用移码（偏置值为23）表示；尾数8位，用补码表示，包含一位符号位计算下面两个浮点数相加4.6.2浮点乘除运算

设两个非0的规格化浮点数分别为

A=MA×B=MB×规格化浮点数A、B乘除运算通式为：(MA,EA)×(MB,EB)=(MA×MB,EA+EB)(MA,EA)÷(MB,EB)=(MA÷MB,EA-EB)00011011习题1：在双符号位判断溢出的方案中，出现正溢出时，双符号位应当___。B主存容量不够操作数过大操作数地址过大运算结果无法表示习题2：在定点机中执行算术运算时会产生溢出，其原因是___。D1111111110010011000000001001001110000000100100111111111101101101习题3：8位补码10010011等值扩展为16位后，其机器数为___。A扩大一倍，扩大一倍扩大一倍，缩小一半缩小一半，扩大一倍缩小一半，缩小一半习题4：位于二进制数，若小数点左移1位则数值___，若小数点右移1位则数值___。C被乘数和被除数被乘数和除数乘数和被除数乘数和除数习题5：在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放___。B左移1位右移1位左移2位右移2位习题6：两个浮点数相加，一个数的阶码值为7，另一个数的阶码值为9，则需要将阶码值较小的浮点数的小数点___。C习题7：运算器虽由许多部件组成，但核心部件是___。A算术逻辑运算单元多路开关数据总线累加寄存器没有加法器功能，也没有寄存器功能没有加法器功能，有寄存器功能有加法器功能，没有寄存器功能有加法器功能，也有寄存器功能习题8：计算机中的累加器___。B大阶向小阶看齐小阶向大阶看齐大阶减去小阶小阶减去大阶习题9：浮点数对阶的原则是：___。B第5章

存储系统和结构⑴随机存取存储器RAMCPU可以对存储器中的内容随机地存取，CPU对任何一个存储单元的写入和读出时间是一样的，即存取时间相同，与其所处的物理位置无关。⑵只读存储器ROM

ROM可以看作RAM的一种特殊形式，其特点是：存储器的内容只能随机读出而不能写入。这类存储器常用来存放那些不需要改变的信息。按存取方式分类⑶顺序存取存储器SAMSAM的内容只能按某种顺序存取，存取时间的长短与信息在存储体上的物理位置有关，所以SAM只能用平均存取时间作为衡量存取速度的指标。⑷直接存取存储器DAMDAM既不像RAM那样能随机地访问任一个存储单元，也不像SAM那样完全按顺序存取，而是介于两者之间。当要存取所需的信息时，第一步直接指向整个存储器中的某个小区域；第二步在小区域内顺序检索或等待，直至找到目的地后再进行读/写操作。按存取方式分类（续）多级存储层次图5-1多级存储层次（1）按字节编址，地址寄存器、数据寄存器各为几位？编制范围为多大？（2）按半字编址，地址寄存器、数据寄存器各为几位？编制范围为多大？（3）按字编址，地址寄存器、数据寄存器各为几位？编制范围为多大？设有一个1MB容量的存储器，字长32位，问：由1K×2的SRAM芯片组成4K×8的存储器（标出和信号线）。字和位同时扩展设计：模4交叉编址模块号地址编址序列对应二进制地址的最低两位M00，4，8，12，…，4i+0，…00M11，5，9，13，…，4i+1，…01M22，6，10，14，…，4i+2，…10M33，7，11，15，…，4i+3，…11编址：交叉方式和顺序方式是怎么安排的？A.存取时间B.存取周期C.CPU周期D.机器周期习题1：存储器进行一次完整的读写操作所需的全部时间称为___。BA.刷新B.再生C.写保护D.主存校验习题2：在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是____。BA.224B.223C.222D.221习题3：设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是___。BA.按信息块编扯B.按字编扯C.按字节编扯D.按位编扯习题4：在虚拟存储器中，辅存的编扯方式是__。AA.DRAMB.ROMC.EPROMD.SRAM习题5：以下哪种类型的存储器速度最

快___。DA.220-1B.221-1C.223-1D.224-1习题6：某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到___。AA.RAM和ROMB.ROMC.RAMD.RAM或ROM习题7：通常计算机的主存储器可采用___。A习题8：如果一个存储单元被访问，则可能这个存储单元会很快地再次被访问，这称为___。B空间局部性时间局部性程序局部性数据局部性习题9：采用虚拟存储器的目的是___。D提高主存的速度扩大辅存的存取空间扩大主存的寻址空间扩大存储器的寻址空间习题10：SRAM芯片，其容量为1024*8，除电源和接地端外，该芯片最少引出线数为___。C16172021第6章

中央处理器控制器的基本组成图6-3控制器的基本组成如何根据机器周期和地址来源识别主存取出的是指令还是数据？某机的CPU结构如图所示，有MDR、MAR、IR、PC四个部件未标出。（1）标明4个寄存器名称；（2）简述取指令的数据通路。CPU的数据通路图6-9CPU的数据通路根据图6-9，写出ADDR0,R1和SUB(R1),R2的指令微操作序列。

（Read表示读内存，+1表示PC自加1，“+”表示两数做加法，

如：R2out,ALUin,“+”;(R2)+(?)-->

(?)）流水处理技术是在重叠、先行控制方式的基础上发展起来的，它基于重叠的原理，但却是在更高程度上的重叠。1.流水线

流水线是将一个较复杂的处理过程分成m个复杂程度相当、处理时间大致相等的子过程，每个子过程由一个独立的功能部件来完成，处理对象在各子过程连成的线路上连续流动。在同一时间，m个部件同时进行不同的操作，完成对不同子过程的处理。6.6.3流水工作原理1.RISC的主要特点⑴指令总数较少（一般不超过100条）；⑵基本寻址方式种类少（一般限制在2～3种）；⑶指令格式少（一般限制在2～3种），而且长度一致；⑷除取数和存数指令（Load/Store）外，大部分指令在单周期内完成；6.7.1

RISC的特点和优势⑸只有取数和存数指令能够访问存储器，其余指令的操作只限于在寄存器之间进行；⑹CPU中通用寄存器的数目应相当多（32个以上，有的可达上千个）；⑺为提高指令执行速度，绝大多数采用硬联线控制实现，不用或少用微程序控制实现；⑻采用优化的编译技术，力求以简单的方式支持高级语言。1.RISC的主要特点（续）A.指令周期等于机器周期B.指令周期小于机器周期C.指令周期大于机器周期D.指令周期是机器周期的两倍习题1：下列说法中___是正确的。CA.存储器的容量B.指令字长C.机器字长D.存储字长习题2：指令寄存器的位数取决于___。

BA.整条指令B.指令的操作码字段C.指令的地址码字段D.指令的地址习题3：指令译码器是对___进行译码。BA.主存地址寄存器B.程序计数器C.指令寄存器D.状态标志寄存器习题4：在CPU中跟踪指令后继地址的寄存器是___。BA.微程序B.微指令C.微操作D.微命令习题5：微程序控制器中，控制部件向执行部件发出的某个控制信号称为___。DA.指令长度固定，指令种类少B.寻址方式种类丰富，指令功能尽量增强C.设置大量通用寄存器，访问存储器指令简单D.选取使用频率较高的一些简单指令习题6：下列不符合RISC特点的是___。BA.RISC机器指令比CISC机器指令简单B.RISC中通用寄存器比CISC多C.CISC机器采用微码比RISC多D.CISC比RISC机器可以更好地支持高级语言习题7：以下关于CISC/RISC计算机的叙述中，错误的是___。D习题8：异步控制常用于___。ACPU访问外围设备时微程序控制器中CPU的内部控制中主存的内部控制中习题9：下列叙述中正确的是___。B控制器产生的所有控制信号称为微指令微程序控制器比硬布线控制器更加灵活微处理器的程序称为微程序采用微程序控制器的处理器称为微处理器习题10：现有四级指令流水线，分别完成取指、取数、运算、传送结果四部操作。若完成上述操作的时间依次为9ns、10ns、6ns、8ns，则流水线的操作周期应设计为___。B9ns10ns6ns8ns第7章

总线

1.链式查询方式

链式查询方式的总线控制器使用三根控制线与所有部件和设备相连，这三根控制线是：

总线请求（BR）

总线忙（BS）

总线批准（BG）集中仲裁方式图7-4链式查询方式链式查询方式图7-5计数器定时查询方式计数器定时查询方式图7-6独立请求方式独立请求方式总线带宽

总线带宽定义为总线的最大数据传输率，即每秒传输的字节数。总线的带宽公式为：B=W×F/N

其中，W为数据总线宽度，通常以字节为单位；F为总线的时钟频率；N为完成一次数据传送所用的时钟周期数。总线的性能指标若总线的时钟频率为200MHz，由16条数据线构成的单向数据总线，4个时钟周期完成一次数据传送，总线的带宽为多少？数据总线、地址总线和控制总线输入总线、输出总线和控制总线外部总线、内部总线和中枢总线通信总线、接收总线和发送总线习题1：计算机系统采用总线结构对存储器和外设进行协调。总线常由___3部分组成。AA.数据总线B.地址总线C.控制总线D.通信总线习题2：在微型计算机的总线上单向传送信息的是___。

B提高了CPU访问外设的速度可以简化系统结构、易于系统扩展提高了系统成本使信号线的数量增加习题3：微型计算机采用总线结构

。B串行总线和并行总线数据总线、地址总线和控制总线外部总线、内部总线和中枢总线通信总线、接收总线和发送总线习题4：按通信方式分类，总线可分为___。A习题5：“总线忙”信号由___建立。A．获得总线控制权的设备B．发出“总线请求”的设备C．总线控制器D．CPUA习题6：若总线位宽为32位，总线工作频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为_____。A．8*220B/sB．16*220B/sC．8*106B/sD．16*106B/sD第8章

外部设备8.1.1外部设备的分类1.输入输出设备从计算机的角度出发，向计算机输入信息的外部设备称为输入设备；接收计算机输出信息的外部设备称为输出设备。输入设备有键盘、鼠标、扫描器、数字化仪、磁卡输入设备、语音输入设备等。输出设备有显示设备、绘图机、打印输出设备等。2.辅助存储器辅助存储器是指主机以外的存储装置，又称为后援存储器。辅助存储器的读写，就其本质来说也是输入或输出，所以可以认为辅助存储器也是一种复合型的输入输出设备。常见的辅助存储器有软磁盘存储器、硬磁盘存储器、磁带存储器及光盘存储器等。3.终端设备终端设备由输入设备、输出设备和终端控制器组成，通常通过通信线路与主机相连。终端设备具有向计算机输入信息和接收计算机输出信息的能力，具有与通信线路连接的通信控制能力，有些还具有一定的数据处理能力。当计算机进行实时控制时，原始参数需要先用模数转换器将模拟量转换为数字量，然后再输入计算机进行处理。而经计算机处理后的控制信息，需先经数模转换器把数字量转换成模拟量，再送到执行部件对控制对象进行自动调节。模数、数模转换设备均是过程控制设备。4.过程控制设备8.1.2外部设备的地位和作用外部设备是计算机和外界联系的纽带、接口和界面。如果没有外部设备，计算机将无法工作。外部设备在计算机系统中占据的地位变得越来越重要了。外部设备在计算机系统中的作用有：外部设备是人机对话的通道外部设备是完成数据媒体变换的设备外部设备是计算机系统软件和信息的驻在地外部设备是计算机在各领域应用的桥梁

一幅光栅通常也叫做一帧，一帧画面的扫描行数越多，显示出来的画面就越清晰。但要使扫描行数增多，则须使行扫描频率增高，当要求太高时就难于实现。显示器中有两种可能的方法：逐行扫描与隔行扫描。CRT显示原理“A”的点阵字形“A”的点阵字形

第9章

输入输出系统1.接口的功能⑴实现主机和外设的通信联络控制

接口中的同步控制电路用来解决主机与外设的时间配合问题。⑵进行地址译码和设备选择

任何一个计算机系统都配备有多种外设，同一种外设也可能配备多台，主机在不同时刻要与不同外设交换信息，当CPU送来选择外设的地址码后，接口必须对地址进行译码以产生设备选择信息，使主机能和指定外设交换信息。接口的功能和基本组成1.接口的功能（续）⑶实现数据缓冲

在接口电路中，一般设置有一个或几个数据缓冲寄存器，用于数据的暂存，以避免因速度不一致而丢失数据。在传送过程中，先将数据送入数据缓冲寄存器中，然后再送到输出设备或主机中去。⑷数据格式的变换

在输入或输出操作过程中，为了满足主机或外设的各自要求，接口电路中必须具有实现各类数据相互转换的功能。例如：并－串转换、串－并转换、模－数转换、数－模转换以及二进制数和ASCII码的相互转换等。1.接口的功能（续）⑸传递控制命令和状态信息

当CPU要启动某一外设时，通过接口中的命令寄存器向外设发出启动命令；当外设准备就绪时，则有“准备好”状态信息送回接口中的状态寄存器，为CPU提供反馈信息，告诉CPU，外设已经具备与主机交换数据的条件。当外设向CPU提出中断请求和DMA请求时，CPU也应有相应的响应信号反馈给外设。

图9-1接口与主机、外设间的连接示意图接口与主机、外设间的连接示意图

接口与端口是两个不同的概念。端口是指接口电路中可以被CPU直接访问的寄存器，若干个端口加上相应的控制逻辑电路才组成接口。

通常，一个接口中包含有数据端口、命令端口和状态端口。存放数据信息的寄存器称为数据端口，存放控制命令的寄存器称为命令端口，存放状态信息的寄存器称为状态端口。CPU通过输入