模电与数电课件

数字电路DigitalCircuits数字电路如果用模拟电路来表示Π到14位小数3.14159265358979，则几乎是不可能的，因为制造公差、温度、电源电压、宇宙射线和其它电路的噪声都会影响它。逻辑信号和门电路一个逻辑值，0或1，通常称为一个二进制数字或bit，如果需要表示多于两个值的时候，则可以用多个二进位来表示，例有n个二进位就能表示2n个值。物理现象中的两个状态都可以分别表示0或1。在CMOS和TTL电子逻辑线路中，有时用”低”或“高”来代替0或1。用LOW表示0，HIGH表示1，这种情况称为正逻辑(positivelogic);相反用LOW表示1，而HIGH表示0，这种情况称为负逻辑(negativelogic)。逻辑信号和门电路Ⅰ状态状态技术01技术01气动逻辑低压高压PROM熔丝烧断熔丝不烧继电器逻辑断开闭合磁泡存储器无磁泡有磁泡CMOS0~1.5V3.5~5V磁盘/带磁化”N”磁化”S”TTL0~0.8V2~5V聚合存储器分子A态分子B态光纤光暗光亮光盘无凹坑*有凹坑*动态存储器电容放电电容充电可擦写光盘液晶态非晶态可擦存储器电子俘获电子释放

在逻辑电路中，往往会忽略线路的电气性质，而只考虑输入和输出间的逻辑关系。就把逻辑线路看成一个”黑箱”(不关心线路的具体构成)。逻辑信号和门电路Ⅱ一个逻辑电路中，它的输出仅仅取决于当前的输入，这种电路称为组合电路(combinationalcircuit)。一个逻辑电路它的输入端的个数总是有限的，输入的取值要么是0，要么是1，而且输出的取值也是要么是0，要么是1，所以就可以把输入所有可能取值的组合，及其相应的输出取值都列成一张表，这张表称为真值表(truthtable)。例表3-2。XYZF00000011010001101000101011011111逻辑信号和门电路Ⅲ最基本的门电路有三种：与(AND)、或(OR)和非(NOT)。AND门：输出为1，当且仅当所有输入都为1。OR门：输出为1，当且仅当有一个或多个为1。NOT门：也称反相器(inverter)，输出值和输入值相反。XYXORY000011101111XYXANDY000010100111XNOTX0110逻辑信号和门电路Ⅳ反相器用这样的符号表示，其表示反相的是那个小圈(inversionbubble)小圈加到与门上，此门将成为与非门(NAND)；小圈加到或门上，此门将成为或非门(NOR)；XYXNANDY001011101110XYXNORY001010100110NAND门：输出为0，当且仅当所有的输入为1。NOR门：输出为0，当且仅当有一个或多个输入为1。逻辑信号和门电路Ⅴ图3-4是真值表3-2的相应的线路。该线路的逻辑表达式：F=X·Y+X’·Y’·Z真值表、线路图和逻辑表达式表示的是同一个线路。图3-5是上述线路的时间图，表示了输入信号X、Y和Z，与相应的输出信号F之间的时间上的关系。当X=1且Y=1时，F=1；或者当X=0且Y=0且Z=1时，F=1。但F=1的时间比X=1且Y=1的时间要稍微晚一些，这说明线路本身有延迟。其余F=1的情况也是如此。当不是X=1且Y=1或X=0且Y=0且Z=1，则F=0。逻辑家族逻辑线路在30年代是用继电器，40年代用电子管，50年代用晶体管，60年代开始用集成电路。集成电路分两大类：一类是双极型的TTL电路(transistor-transistorlogic)；另一类是场效应的MOS电路(metal_oxidesemiconductorfield-effecttransistor)，目前MOS电路中主要是指CMOS(complementaryMOS)。CMOS逻辑ⅠCMOS的逻辑电平典型的CMOS逻辑线路的电源是5V。逻辑0(LOW)是0~1.5V；逻辑1(HIGH)是3.5~5V。而且不希望信号出现在1.5~3.5V的范围内，除非信号在转换的过程中经过这个区域。参看图3-6。MOS晶体管一个MOS晶体管可以等效为一个压控电阻，如图3-7，在逻辑电路中，这个电阻要么很大(晶体管截止)；要么很小(晶体管导通)。这里有两种类型的MOS晶体管，n-沟道(n-channel)和p-沟道(p-channel)CMOS逻辑Ⅱ左图是图3-8，它表示NMOS的线路符号。正常情况下，Vgs是正的(≧0)，随着Vgs的增加，漏源之间的等效电阻Rds随之变小。当Vgs=0时，Rds非常大，至少1MΩ；当Vgs增加时，Rds可以变得非常小，例如变成10Ω。左图是图3-9，它表示PMOS的线路符号。正常情况下，Vgs是负的(≦0)，随着Vgs的减少，漏源之间的等效电阻Rds随之变小。当Vgs=0时，Rds非常大，至少1MΩ，因此流过漏源间的电流只有1μA，该电流称为泄漏电流；当Vgs变负减少时，Rds可以变得非常小，例如变成10Ω。CMOS反相器线路ⅠNMOS和PMOS可以组合在一起形成CMOS逻辑。最简单的CMOS线路是反相器，只要一个NMOS管和一个PMOS管，如左图(图3-10)。它的电源是VDD，典型的范围是2~6V，为了和TTL线路兼容，一般取5V。输入电压为0.0V时，NMOS管截止(它的Vgs=0V)；但对于PMOS，它的Vgs=－5V，因此PMOS管通导，它的等效电阻非常小，电源电压是5V，于是输出电压为5V。输入电压为5.0V时，NMOS管通导(它的Vgs=+5V)；但对于PMOS，它的Vgs=0V，因此PMOS管截止。由于NMOS的等效电阻是非常小的(输出端和地之间)，于是输出电压是0V。VINQ1Q2VOUT0.0(L)offON5.0(H)5.0(H)ONoff0.0(L)CMOS反相器线路Ⅱ另一种解释CMOS反相器工作原理的方法是用开关的方式，参看图3-11。图(a)说明当输入电压为低电平时，NMOS为开路，PMOS为短路，输出电压为电源电压；图(b)说明当输入电压为高电平时，NMOS为短路，PMOS为开路，输出电压为地电平。左图(图3-12)是CMOS反相器的开关表示法。Q1是NMOS当一个HIGH电压加到它的栅极时，Q1通导，电流从漏极流向源极，它表示了正特性；Q2是相反的特性，当一个LOW电压加到它的栅极时，Q2通导，为了表示这种相反的特性，因此在它的栅极上加一个inversionbubble(小圈)。CMOS的与非和或非门ⅠCMOS可以构成与非门和或非门。一个k-输入的门要用k个NOMS管和k个PMOS管。图3-13表示一个2输入的NAND门，当输入中有一个是LOW，PMOS的Q2或Q4通导，使VDD和Z之间是低阻抗；而NMOS的Q1或Q3截止，使Z和地之间是高阻抗。因而输出电压为HIGH。当输入都是HIGH时，PMOS的Q2和Q4都截止，使VDD和Z之间是高阻抗；而NMOS的Q1和Q3都通导，使Z和地之间是低阻抗。因而输出电压为LOW。图3-14是用开关方式来解释2输入的NAND门，结论和用阻抗的解释是一样的。ABQ1Q2Q3Q4ZLLoffONoffONHLHoffONONoffHHLONoffoffONHHHONoffONoffLCMOS的与非和或非门Ⅱ图3-15表示一个2输入的NOR门，当输入都是LOW，PMOS的Q2和Q4都通导，使VDD和Z之间是低阻抗；而NMOS的Q1和Q3都截止，使Z和地之间是高阻抗。因而输出电压为HIGH。当输入中有一个是HIGH时，PMOS的Q2或Q4截止，使VDD和Z之间是高阻抗；而NMOS的Q1或Q3通导，使Z和地之间是低阻抗。因而输出电压为LOW。ABQ1Q2Q3Q4ZLLoffONoffONHLHoffONONoffLHLONoffoffONLHHONoffONoffL图3-16是3输入的NAND门及它的功能表。扇入(Fanin)门电路允许的输入端的数目，称为该门电路的扇入系数。典型门电路的扇入系数对NOR为4，对NAND为6。门电路输入端的增加，会使串联的MOS管的总的等效电阻增加，会使输出电压偏离电源电压或地电平。为了构成一个8输入的NAND门，可以像图3-17那样，用两个4输入的NAND门，一个2输入的NOR门和一个反相器组合成一个8输入的NAND门。它的延迟比8输入NAND门要小。同相门在CMOS线路中，最简单门的是反相器，其次是与非门和或非门。这个”非”功能是”免费”的，为了去掉这个”非”功能，要增加另一个非门。CMOS的同相缓冲器，与门和或门都是在相应的反相器，与非门和或非门的输出端再增加一个反相器。图3-18是同相缓冲器，图3-19是2输入的与门AQ1Q2Q3Q4ZLoffONONoffLHONoffoffONHABQ1Q2Q3Q4Q5Q6ZLLoffONoffONONoffLLHoffONONoffONoffLHLONoffoffONONoffLHHONoffONoffoffONHCMOS的与-或-非门和或-与-非门CMOS电路较容易实现两级逻辑功能。如在图3-20中，是两路-2输入的与-或-非门电路。它的功能表在图3-20(b)中，它的逻辑图在图3-21中。在图3-22中，是两路-2输入的或-与-非门电路。它的功能表在图3-22(b)中，它的逻辑图在图3-23中。与-或-非门(AOI)和或-与-非门(OAI)的结构和NAND或NOR是一样的，用一级的延迟完成两级逻辑操作，但设计人员一般不直接使用AOI或OAI来设计线路，而HDL综合工具能把AND/OR逻辑转换成AOI门。CMOS电路的电气特性Ⅰ概况逻辑电压电平：LOW信号和HIGH信号都规定有一定的范围，输入信号在此范围内，CMOS线路才能产生正确的输出，才能和其他CMOS电路兼容，才能和例如TTL线路互连。直流噪音边界：开门电平Von：使输出电平达到最高低电平的输入高电平；关门电平Voff：使输出电平达到最低高电平的输入低电平。扇出(fanout)：一个门的输出端所能连接的下一级门输入端的个数。速度：它取决于从LOW变成HIGH及从HIGH变成LOW的时间。它和线路本身的结构有关，也与负载有关。速度和两个概念有关，跃迁时间及传输延迟(参看图3-5)。CMOS电路的电气特性Ⅱ功耗：CMOS的功耗和若干因素有关，例如它的结构，输入信号，它的负载以及LOW与HIGH之间的变化频度。噪音：宇宙射线附近机床的磁场电源的扰动逻辑线路本身的开关动作静电放电：您触摸了CMOS芯片。漏极开路输出：某些CMOS输出忽略p-channel管的通导的等效小电阻。三态输出：某些CMOS有三个状态，LOW、HIGH和高阻抗。三态门的输出端允许接在一起(一般的CMOS线路不允许输出端连接在一起)，用以构成总线(Bus)。数据一览表和详细说明表3-3是CMOS中54/74HC00系列的4