青岛科技大学数字电子技术复习课件

数字电子技术基础期末复习试题类型一、填空题（10分，每空2分）二、逻辑函数化简（20分，每题5分，公式法和卡诺图各2个）三、分析题（25分，共3题，5+5+15）

3章门电路分析、4章集成芯片组合分析、6章时序分析四、设计题（40分，共4题，10+20+10）

4章集成芯片组合设计、6章计数器设计、10章555多谐振荡器设计五、计算题（5分，共1题）

11章第一章数制与码制2，10，8，16进制互换。原码、反码、补码的含义和相互转换。常用编码：1）十进制：8421码(BCD)、余3码。2）格雷码（循环码）含义。数制转换总结：R进制转换十进制：系数乘以权相加十进制转换二进制：整数部分：除基数2倒取余法小数部分：乘基数2顺取整法二进制转换八、十六进制：合并代码转化法八、十六进制转换二进制：分裂代码转化法十进制→二进制→八、十六进制第二章逻辑代数基础基本运算及其符号：与，或，非。复合逻辑运算符号：与非，或非，异或，同或。基本公式和常用公式：表2.3.1、表2.3.3基本定理：代入、反演、对偶。逻辑函数的表示方法：真值表、函数表达式、逻辑图、波形图，之间能任意地相互转换。逻辑函数的标准形式：最小项之和。逻辑函数化简：公式化简、卡诺图及其化简、有无关项的卡诺图化简。基本公式序号公式序号公式定理101=0;0=110·A=0111+A=10-1律21·A=A120+A=A自等律3A·A=A13A+A=A重叠律4A·A=014A+A=1互补律5A·B=B·A15A+B=B+A交换律6A·(B·C)=(A·B)·C16A+(B+C)=(A+B)+C结合律7A·(B+C)=A·B+A·C17A+B·C=(A+B)·(A+C)分配律8A·B=A+B18A+B=A·B德·摩根9A=A19还原律证明方法：推演法真值表根据与、或、非的定义同一律反演律若干常用公式序号公式21A+AB=A吸收律22A+A′B=A+B消因律23AB+AB′=A合并律24A(A+B)=A吸收律25AB+A′C+BC=AB+A′CAB+A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′包含律练习化简函数Y=BC’+ABC’E+B’(A’D’+AD)’+B(AD’+A’D)=BC’(1+AE)+B’(AD’+A’D)+B(AD’+A’D)=BC’+(AD’+A’D)(B+B’)=BC’+AD’+A’D

练习2、化简逻辑函数：公式法：或者：

[练习3]用图形法将下列函数化简为最简与或式。（1）画函数的卡诺图（2）合并最小项：画包围圈（3）写出最简与或表达式ABCD000111100001111011111111[解]11[练习4]化简逻辑函数化简步骤:①画函数的卡诺图，顺序为：ABCD0001111000011110先填1

0111000000②合并最小项，画圈时

×既可以当1，又可以当0③写出最简与或表达式[解]╳[例]

化简逻辑函数约束条件[解]①画函数的卡诺图ABCD00011110000111101111②合并最小项③写出最简与或表达式合并时，究竟把╳

作为

1还是作为

0应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义(如图所示)。注意：注意：如果题目要求结果写成最小项之和的形式，最好是写成如下形式：第三章门电路1、简单的门电路图:二极管与门、或门和CMOS与门、或门、非门。2、数字集成电路有两大类:由MOSFET构成，简称CMOS集成电路；由三极管组成，简称TTL集成电路。

TTL：输入悬空为1。3、CMOS门电路符号及特点：OD门、传输门、三态门。TTL门电路符号及特点：OC门、三态门。4、CMOS与TTL门电路输入输出特性的概念。P沟道N沟道1.与非门2.或非门漏极开路(OD)输出的与非门CMOS传输门（TG）三极管反相器TTL反相器三极管反相器TTL反相器其他逻辑功能的门电路1.与非门2.或非门3.与或非门TTL：OC门和三态输出门的特点。TTL门电路输入端与地（低电平）之间的电阻：RP>2K，输入端相当于接高电平-VCC，RP<700，输入端相当于接低电平-GND。0110高阻001TTL门电路判断输出的状态：高、低电平或高阻态VCC换成GND呢？VCC换成GND呢？高阻态低电平CMOS门电路判断输出的状态：高、低电平或高阻态01101．组合逻辑电路的特点：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路是由门电路组合而成，电路中没有记忆单元，没有反馈通路。2．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。3．组合逻辑电路的设计步骤为：根据设计要求列出真值表→写出逻辑表达式(或填写卡诺图)→逻辑化简和变换→画出逻辑图第四章组合逻辑电路逻辑电路图逻辑表达式

1

1最简与或表达式化简

2

2从输入到输出逐级写出组合逻辑电路的分析方法给定逻辑电路图通过分析找出电路的逻辑功能2最简与或表达式

3真值表

3

4电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。

4步骤：根据要求设计出实际逻辑电路确定输入、输出列出真值表写出表达式并简化画逻辑电路图形式变换根据设计所用芯片要求退出下一页上一页真值表电路功能描述

1逻辑抽象

1输入变量:

红（R）、黄（A）、绿（G） 规定灯亮为1，不亮为0。输出变量：故障信号（Z）正常为0，故障为1。输入变量输出RAGZ00010010010001111000101111011111组合逻辑电路的设计方法写出函数式

2

2选定器件类型为小规模门电路

3化简逻辑函数式

4

4

5化出逻辑电路图

5由与门和或门组成4．常用的中规模组合逻辑器件：编码器，译码器74LS139、74LS138，数据选择器74LS153、151，加法器等。5．应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则：使用芯片的个数和品种型号最少，芯片之间的连线最少。6．用中规模组合逻辑芯片设计组合逻辑电路最简单和最常用的方法：用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。74HC138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111注意：输出低电平有效。集成译码器实例：74HC138低电平输出附加控制端二进制译码器又叫变量译码器或最小项译码器集成3线–8线译码器

--74LS138引脚排列图功能示意图输入选通控制端芯片禁止工作芯片正常工作VCC地1324567816151413121110974LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y774LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7用译码器设计组合逻辑电路1.基本原理

3位二进制译码器给出3变量的全部最小项;

。。。

n位二进制译码器给出n变量的全部最小项;任意函数： 利用附加的门电路将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量≤n的组合函数。例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：写出函数的最小项之和形式，并变换为与非-与非形式。[例]

试用集成译码器设计一个全加器。(1)选择译码器：[解]ΣCOCISiAiBiCi-1Ci全加器的符号如图所示选3线–8线译码器74LS138(2)写出函数的标准与非-与非式[例]

试用集成译码器设计一个全加器。[解]ΣCOCISiAiBiCi-1Ci(2)函数的标准与非-与非式选3线–8线译码器74LS13874LS138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTA1(3)确认表达式AiBiCi-1(4)画连线图&Ci&SiD3=1D3=0二进制译码器的级联两片3线–8线4线-16线思考：

用139设计3变量的组合逻辑函数。

用138设计4变量的组合逻辑函数。用数据选择器设计组合电路1.基本原理

具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数。用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。例如而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。4选18选1一般情况下，Di可以当成一个变量（原或反、0或1）处理。注意选通使能信号，设计时应使得。应用举例[例]用数据选择器实现函数[解](2)标准与或式(1)选用

4选1数据选择器74LS153数据选择器(3)确定输入变量和地址码的对应关系令A1

=A,A0=B则D0=0D1=D2=C

D3=1方法一：FABY1/2

74LS153D3D2D1D0A1A0ST1C(4)画连线图方法二：FBCY1/2

74LS153D3D2D1D0A1A0ST1A令A1

=B,A0=C应用举例[例]用数据选择器实现函数[解]则

D0=0D1=D2=A

D3=1画连线图方法三：令A1

=A,A0=C自己练习[例]用数据选择器实现函数[解](2)标准与或式(1)选用8选1数据选择器74LS1518选1数据选择器(3)确定输入变量和地址码的对应关系(4)画连线图令A2

=A,A1=B,A0=C则

D3=D5=D6=D7=1D0=D1=D2=D4=0例：用两个“四选一”接成“八选一”思考题：用8选1数据选择器74LS151、4选1数据选择器74LS153、译码器74LS138设计三人表决电路、交通信号灯电路。总结：对于使用门电路（小规模器件）设计组合逻辑函数需要化简，而采用集成电路（中规模器件，例如74LS138、74LS151

）设计组合逻辑函数不需要化简，直接使用最小项的形式。基本原理： 将要产生的函数变换成输入变量与输入变量相加或输入变量与常量相加。例4.3.7：将BCD的8421码转换为余3码用加法器设计组合逻辑电路8421码+0011=余3码触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。触发器有两个基本特性：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。一个触发器可存储1位二进制码，存储n位二进制码则需用n个触发器。第五章触发器触发器分类：重点：触发器外部逻辑功能、触发方式。结构分类功能分类脉冲触发（主从）电平触发(同步)边沿触发SR触发器JK触发器T触发器D触发器触发器的逻辑功能：触发器的次态与初态（现态）及输入信号之间的逻辑关系。其描述方法：主要有特性表、特性方程、状态转换图和波形图(又称时序图)等。★触发器根据逻辑功能不同分为：

D

触发器T

触发器SR

触发器JK

触发器T′触发器10Q*10DQ*

=

DQ’QQ*10T不定01

QQ*11011000SRQ*

=S

+

R’QSR

=

0(约束条件)Q’10

QQ*11011000KJQ*

=JQ’+

K’Q只有CP输入端，无数据输入端。来一个CP翻转一次Q*

=

Q’逻辑功能：与电路结构无固定对应关系。是与输入及在CLK作用后稳态之间的关系（RS,JK,D,T）同一种电路结构形式可以接成不同逻辑功能的触发器，反之同一种逻辑功能的触发器可以用不同的电路结构实现。电路结构形式：决定触发方式。具有不同的动作特点（转换状态的动态过程）（电平，脉冲，边沿）同步SR对应电平触发；主从SR对应脉冲触发；两个电平触发D触发器、维持阻塞结构、利用门电路

Tpd对应边沿触发。触发器的电路结构和逻辑功能、触发方式的关系电路结构和逻辑功能是触发器最重要的两个属性。电平触发器边沿触发器脉冲触发器★根据触发方式不同分为：

例如Q’Q1JJC1CP1KKQ’Q1JJC1CP1KKQ’Q1JJC1CP1KK注意(1)

弄清时钟触发沿是上升沿还是下降沿？(2)弄清有无异步输入端？异步置0端和异步置1端是低电平有效还是高电平有效？(4)

边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。(3)

异步端不受时钟CP控制，将直接实现置0或置1。触发器工作时，应保证异步端接非有效电平。图5.4.4具有多输入端的主从JK

触发器J=J1·J2K=K1·K2第六章时序电路

时序电路通常由记忆电路及组合电路两部分组成，具有记忆作用。时序电路可分类：同步时序电路的分析同步时序电路的设计

同步时序电路：按功能分：同步及异步时序电路。按输出信号特点：米利型和穆尓型4．时序逻辑电路的设计步骤一般为：设计要求→最简状态表→状态编码表→次态卡诺图→驱动方程、输出方程→逻辑图。2．描述时序逻辑电路逻辑功能的方法：状态转换真值表、状态转换图和时序图等。3．时序逻辑电路的分析步骤一般为：逻辑图→时钟方程（异步）、驱动方程、输出方程→状态方程→状态转换真值表→状态转换图和时序图→逻辑功能。1．时序逻辑电路的特点：任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。时序电路分析方法写出各触发器的驱动方程写触发器的特性方程根据逻辑图得出输出方程把驱动方程代入特性方程写触发器的状态方程得到电路的逻辑功能同步时序电路的分析方法输入端的表达式，如T、J、K、D得出状态转换真值表。输出端Q*的表达式【例6.2.1】试分析图6.2.1时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。FF1、FF2和FF3，是三个主从结构的TTL触发器，下降沿动作，输入端悬空时和逻辑1状态等效。图6.2.1时序逻辑电路J1J2J3K1K2K3组合电路存储电路解：（6.2.1）J1J2J3K1K2K3（6.2.2）（6.2.3）62解：输出方程（6.2.3）将Q3Q2Q1=000带入再将Q3Q2Q1=001带入（6.2.2）和（6.2.3）中，计算又可获得一组新的次态和输出值。如此继续下去即可发现，当Q3Q2Q1=110时，次态Q3*Q2*Q1*=000，返回了最初设定的初态。630000010001010001001100111000100101010111001100001111000100000100102010030110410005101061101700000111110000电路的状态转换表电路状态转换表的另一种形式Q3Q2Q1的状态组合共有8种，而根据上述计算过程列出的状态转换表中只有7种状态，缺少Q1Q2Q3=111这个状态，Q1Q2Q3=111不在循环之内，称为无效状态。下页上页64状态转换表→

→状态转换图000001111110101100010011/0/0/0/0/0/0/1/1电路的状态转换图/Y电路能自启动，逻辑功能：七进制加法计数器。6．计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。5．寄存器分为寄存器和移位寄存器两种。7．用已有的M进制集成计数器产品可以构成N(任意)进制的计数器。移位寄存器串并行转换原理。4位同步二进制69原理：在N进制计数器的计数过程中，设法使其跳越N－M个状态，就可以得到M进制计数器。N进制计数器M进制计数器M<N两种可能的情况：M>N置零法(或称复位法)置数法(或称置位法)实现跳越的方法：任意进制计数器的构成方法1.M<N

的情况N进制计数器1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。71下页返回上页（a）置入0000000000100001010101000011111011111100110110101011100010010111011074160的状态转换图置数信号同步置数74160的置数是同步的，应该在0101的时候就产生置数信号LD’。0000例题：利用74160接成同步六进制计数器72（b）置入1001

000000100001010101000011111011111100110110101011100010010111011074160的状态转换图置数信号1100置入1001，应该在0100的时候就产生置数信号。例：用74LS161来构成一个十二进制计数器。SN＝S12＝1100D0～D3可随意处理D0～D3必须都接0SN-1＝S11＝1011计数器的练习题参考课后作业题：6.116.126.136.146.156.16可变进制计数器的设计75第七章半导体存储器1、基本概念2、存储器容量的扩展3、用存储器实现组合逻辑函数位扩展方式：例：用八片1024x1位→1024x8位的RAMRAM的位扩展接法例：用四片256x8位→1024x8位RAM2线—4线译码器字扩展方式：[例7.5.2]

试用ROM产生如下的一组多输出逻辑 函数。解：将输出函数展开成标准与-或表达式：下页返回上页第十章脉冲波形的产生和整形施密特触发器特点及其应用单稳态触发器特点及其应用多谐振荡器特点及其应用555定时器及其应用施密特触发器（SchmittTrigger）： 脉冲波形变换中经常使用的电路。两个重要特点：10.2施密特触发器

第一，输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。（有两个不同的阈值VT+和VT-）第二，在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。施密特触发器和单稳态触发器是两种常用的整形电路，可将输入的周期信号整形成符合要求的同周期矩形脉冲。施密特触发器具有回差特性，它有两个稳定状态，有两个不同的触发电平。施密特触发器可将任意波形变换成矩形脉冲，输出脉冲宽度取决于输入信号的波形和

回差电压的大小。施密特触发器的应用：波形变换、脉冲整形、脉冲鉴别幅度。一、单稳态触发器的工作特性：10.3单稳态触发器第一，它有稳态和暂稳态两个不同的工作状态；第二，在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返回稳态；第三，暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。二、单稳态触发器的用途单稳态触发器具备输出定时脉冲的特点，所以被广泛应用于：脉冲整形，把不规则的波形转换成宽度、幅度都相等的波形。延时（产生滞后于触发脉冲的输出脉冲）。定时（产生固定时间宽度的脉冲信号）。多谐振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动地产生矩形脉冲。

多谐振荡器应至少能够设置振荡频率，完善的振荡器还应能改变占空比，改变振幅。10.4多谐振荡器由于矩形波中含有丰富的高次谐波分量，所以习惯上又把矩形波振荡器叫做多谐振荡器。多谐振荡器没有稳定状态，只有两个暂稳态。暂稳态间的相互转换完全靠电路本身电容的充电和放电自动完成。因此，多谐振荡器接通电源后就能输出周期性的矩形脉冲。改变R、C定时元件数值的大小，可调节振荡频率。

555定时器：是一种多用途的数字—模拟混 合集成电路。10.5555定时器及其应用可构成施密特触发器单稳态触发器多谐振荡器555定时器是既经济又简单实用的器件。下页返回上页用555定时器接成的施密特触发器滤波电容，为提高VR1和VR2的稳定性信号输入端5627vI1vI2VR2VR10.01μFvIvO5kΩ5kΩ5kΩTDG2Q'Q8431+-C1+-C2G1G3G4VCC

vC2vC1VR1将555定时器的

vI1

和

vI2

两个输入端连在一起作为信号输入端，即可得到施密特触发器。5V1001014V2V0导通用555定时器接成的单稳态触发器vc

≈06V触发信号的输入端∴没有触发信号时vI处于高电平，稳态时一定处于vc1=vc2=1，

Q=0，vo=0上电后如果Q=0用555定时器接成的多谐振荡器电路组成充电回路：VCC→R1→R2→C→地8→

6（2）→C

→

1放电回路：C→R2→T→地1→

6（2）→

7工作原理555电路接成施密特触发器形式，

RC充电常数:

τ=(R1+R2）C

RC放电常数：

τ=R2C高电平脉宽：低电平脉宽：（10.5.2）（10.5.3）下页返回上页电路的振荡周期：（10.5.4）电路的振荡频率为：占空比：（10.5.6）如果希望q<50%?用CB555定时器组成的振荡器，最高工作频率可达500kHz。用555定时器组成的占空比可调的多谐振荡器充电回路：VCC→R1→D1→C→地放电回路：C→D2→R2→T→地