微机原理 第五章

微机原理及接口技术教师：王茜邮箱：wq_cduestc@163.com第5章主存储器本章重点：·

了解存储器的分类；·

理解存储器地址译码；·

掌握存储器与CPU的连接口；·

掌握存储器地址的分配和扩展。本章难点：·

存储器地址分配及译码；·

存储器地址的分配和扩展。

第5章主存储器5.1半导体存储器

存储器是微型计算机系统中用来存放程序和数据的基本单元或设备。存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等方面都获得快速的发展。微机系统对存储器的要求又是什么呢？微机系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。5.1半导体存储器解决：采用分级存储器结构，通常将存储器分为CPU寄存器、高速缓冲存储器、主存储器和外存存储器四级。5.1.1半导体存储器的分类按存储介质分类半导体存储器磁介质存储器光存储器掩膜ROM一次性可编程PROM紫外线可擦除EPROM电可擦除E2PROM可编程存储器FLASH读写存储器RAM只读存储器ROM（按读写功能分类)双极型：存取速度快，但集成度低，一般用于大型计算机或高速微机中；MOS型（按器件原理分类）Multi-SRAMNV-SRAMFIFOCache静态SRAM动态DRAM：集成度高但存取速度较低，一般用于需要较大容量的场合。速度较快，集成度较低，一般用于对速度要求高、而容量不大的场合。(按存储原理分类)5.1.2半导体存储器的性能指标存储容量

存储容量是指存储器所能存储二进制数码的数量，即所含存储元的总数。存储容量可以用位（bit）或字节（Byte）表示。存取时间

存取时间是指向存储器单元写入数据及从存储器单元读出数据所需的时间，有时又称为读写周期。功耗功耗是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。功耗指每个存储单元所耗的功率，单位为μw／单元，也有给出每块芯片总功耗的，单位为mw／芯片。工作电源5.1.3半导体存储器的特点1.随机存取存储器RAM

特点易失性存储器，存放暂时性的输入、输出数据、中间运算结果、用户程序等，也用与来和外存储器交换信息并作为堆栈存储区用。2.只读存储器ROM

特点存储单元中的信息可一次写入多次读出。掉电信息不会消失。常用于存放固定的程序和数据，如系统监控程序。5.2随机存取存储器RAM5.2.1静态存储器SRAM集成度低，但速度快，价格高，常用做Cache。T0和T1组成一个双稳态触发器，用于保存数据。T4和T5为负载管。如A点为数据D，则B点为数据/D。T0T1ABT4T5+5VT2T3行(字)选择线有效（高电平）时，A、B处的数据信息通过门控管T2和T3送至E、F点。行（字）选择线EF列（位）选择线T7T8I/OI/O列（位）选择线有效（高电平）时，C、D处的数据信息通过门控管T7和T8送至芯片的数据引脚I/O。D/D5.2.1静态存储器SRAM常用的有：6116（2K×8）、6264（8K×8）、62256（32K×8）5.2.2动态存储器DRAM行（字）选择线T1B存储电容CA列（位）选择线T2I/O电容上存有电荷时，表示存储数据A为逻辑1；行选择线有效时，数据通过T1送至B处；列选择线有效时，数据通过T2送至芯片的数据引脚I/O；为防止存储电容C放电导致数据丢失，必须定时进行刷新；动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行的。）刷新放大器5.2.2动态存储器DRAMDRAM集成度较高，对于同样的引脚数，其单片容量往往比SRAM大。因此，内部存储单元按矩阵形式排列成存储体，通常采用行、列、地址复合选择法寻址。两个9位地址缓冲器的作用：一是它们分时寄存CPU送来的高低9位地址；二是具有驱动作用，以满足行、列地址译码器的需要。5.2.2动态存储器DRAMDRAM存储单元中的信息只能保持若干毫秒。为此，要求在1～3ms中周期性地刷新存储单元，但DRAM本身不具刷新功能，必须附加刷新逻辑电路。刷新是指将存储单元的内容重新原样再复制一遍，而不是将所有单元都清零。414256的刷新周期是2ms，与其配套使用的外部刷新电路常用8203刷新控制器充当。8203是一个集刷新定时、刷新地址计数以及完成地址切换的多路转换器为一体的DRAM刷新控制器。5.3只读存储器ROM

掩模型ROM可编程型PROM光擦除型EPROM电擦除型EEPROM闪速存储器Flash固定掩膜ROM的基本存储单元用单管构成，集成度较高。由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息，用户只可读。用户不能修改其内容。用双极型三极管构成基本存储单元。用户可进行一次编程。存储单元电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写。既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、ROM的优点。但写入时间较长。原理上：FLASH属于ROM型，但可随时改写信息。功能上：FLASH相当于RAM。特点：可按字节、区块（Sector）或页面（Page）进行擦除和编程操作快速页面写入：先将页数据写入页缓存，再在内部逻辑的控制下，将整页数据写入相应页面由内部逻辑控制写入操作，提供编程结束状态具有在线系统编程能力具有软件和硬件保护能力内部设有命令寄存器和状态寄存器内部可以自行产生编程电压（VPP），所以只用VCC供电5.5主存储器系统设计5.5.1存储器地址分配及译码器存储器地址分配在进行存储器与CPU连接前，首先要确定内存容量的大小和选择存储器芯片的容量大小。存储器地址译码器存储器系统设计是将芯片与所确定的地址空间联系起来，即将芯片中的存储单元与实际地址一一对应，这样才能通过寻址对存储单元进行读写。每一个存储器芯片都有一定数量的地址输入端，用来接收CPU的地址输出信号。地址译码器将CPU的地址信号，按一定的规则译码成某些芯片的片选信号和地址输入信号，被选中的芯片即CPU寻址的芯片。5.5.2存储器的扩展1.位扩展方式：字数不变，位数增加，即用多片对字长进行扩展。位扩展可以用多片芯片并联的方式来实现，即地址线、读/写线、片选信号对应并联，各芯片的I/O口作为整个RAM输入/出数据端的一位。假设用4K×4位的RAM扩展为4K×16位的RAM···CS┇A11A0···R/WR/WCSA0A114K×4位（1）I/O0I/O1I/O2I/O3R/WCSA0A114K×4位（4）I/O0I/O1I/O2I/O3······┇┇D0D1

D2

D3D12D13D14D155.5.2存储器的扩展2.字扩展方式：字数(单元)，增字数。字扩展可利用外加译码器控制存储器芯片的片选输入端CS来实现。将8K×8位的RAM扩展为32K×8位的RAM8K×8功能框图芯片74139有效输出端A14A13

IY000

IIY101IIIY210IVY311(I)(II)(III)(IV)5.5.2存储器的扩展3.字位扩展方式：这种方法就是结合位扩展和字扩展，即同时扩展地址线和数据线。扩展的方法是数据线按照位扩展，地址线按照字扩展进行。如何用256×4的RAM扩展为1K×8位的RAM？Y0Y1Y2Y32/4A9A8A0-A74256×4256×4CSI/OI/OCS84256×4256×4CSI/OI/OCS844…高四位低四位5.5.3存储器芯片与CPU的连接数据线、地址线、控制线的连接是否需要数据缓冲器片内地址存储器的读写控制RD、WE总线的负载能力存储器芯片与CPU的时序匹配5.5.4存储器芯片的地址译码及应用译码电路的译码方法地址总线的低位地址线直接与各存储芯片的地址线连接。所需低位地址线的数目N与存储芯片容量L的关系：L＝2N。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常M/IO信号也参与片选译码片选信号可以采用线译码、部分译码和全译码等三种方式（或三种方式的组合）来实现线译码：每组芯片使用一根地址线作片选；部分译码：只有部分高位地址线参与译码形成片选信号；全译码：全部高位地址线都参与译码形成片选信号；线选法当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12线选结构示意图线选法4个片选信号必须使用4根地址线，电路结构简单，缺点是：系统必须保证A16～A13不能同时为有效低电平；同部分译码法一样，因为最高段地址信号（A19～A17）不参与译码，也存在地址重叠问题。A13

A16A14

A15思考：试写出各芯片占用的地址空间。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7部分译码法用高位地址中的一部分地址进行译码产生片选信号。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4译码器A0~A12A13~A14Y0Y1Y3…部分译码法与全译码方式的唯一区别是：系统最高段地址信号（A19～A15）不参与片选译码，即这几位地址信号可以为任何值。芯片A19~A15

A14A13A12~A0地址空间（顺序方式）①000000000000000～1111111111111②01③10④11共占用25组地址00000……11000……1111111000110001100000000H～01FFFH……C0000H～C1FFFH……F8000H～F9FFFH造成地址空间的重叠C2000H～C3FFFHC4000H～C5FFFHC6000H～C7FFFH全译码法全译码方式下，系统的每一条地址线都应该参与译码。设该扩展存储器占用0C0000H开始的一段连续地址空间，则可用下表表示系统地址信号与各芯片所占地址空间的关系。芯

片A19~A15

A14A13A12~A0地址空间（顺序方式）①C0000H～C1FFFH②C2000H