第3章运算方法与运算器

第3章运算方法与运算器本章主要内容1.定点加法、减法运算2.定点乘法运算3.定点除法运算4.定点运算器的组成与结构5.浮点运算方法和浮点运算器用开关实现门电路传统的逻辑学是二值逻辑学，它研究命题在“真”、“假”两个值中取值的规律。0，1码只有两个码，因此特别适合用做逻辑的表达符号。通常用“1”表示“真”，用“0”表示“假”。逻辑代数是表达语言和思维逻辑性的符号系统。逻辑代数中最基本的运算是“与”、“或”、“非”。用开关实现门电路1）“与”运算和“与门”表示为：X＝AandB或X＝A∧B实现“与”逻辑功能的电路单元叫“与门”。AB X＝A×B00 0 01 0 10 0 11 1 (a)逻辑“与”实例(b)“与”门符号(c)逻辑“与”真值表用开关实现门电路2）“或”运算和“或门”表示为：X＝AorB或X＝A∨B能实现“或”逻辑功能的电路单元叫“或门”。ABX＝A+B00 0 01 1 10 1 11 1 (a)逻辑“或”实例(b)“或”门符号(c)逻辑“或”真值表用开关实现门电路3）“非”运算和“非门”表示为：X＝notA或A能实现“非”逻辑功能的电路单元叫“非门”。AX＝A01 1 0 (a)逻辑“非”实例(b)“非”门符号(c)逻辑“非”真值表用开关实现门电路4）组合逻辑电路任何复杂的逻辑问题，最终可用“与”、“或”、“非”这3种基本逻辑运算的组合加以描述。常用的组合逻辑电路单元有“与非门”、“或非门”、“异或门”、“同或门”等。

名

称符

号逻辑表达式真

值

表ABX缓冲门X=A0101与非门X=A·B=A+B001101011110或非们X=A+B=A·B001101011000异或门X=AB=A·B+A·B001101010110同或门X=A·B=A·B+A·B001101011001用开关实现门电路逻辑代数的基本定律(1)关于变量与常量的关系A+0＝A，A+1＝1，A+A＝1A·0＝0，A·1＝A，A·A＝0(2)重复律A·A＝A,A+A＝A(3)吸收律A+A·B＝A,A·(A+B)＝A用开关实现门电路逻辑代数的基本定律(4)分配律A(B+C)＝A·B+A·C,A+B·C＝(A+B)·(A+C)(5)交换律A+B＝B+A,A·B＝B·A(6)结合律(A+B)+C＝A+(B+C),(A·B)·C＝A·(B·C)(7)反演律A·B·C·…＝A+B+C+…,A+B+C+…＝A·B·C·…一位加法电路──全加器0.0.1.1.10101111110被加数加数进位和第i位+一位加法电路──全加器1101被加数加数本位和（Si的中间值）低位进位1本位全和+1XiYiCi-1CiSi本位进位一位加法电路──全加器XiYiCi-1CiSiXiYiCi-1CiSi0000010100110001011010010111011101101011Si=Xi·Yi·Ci-1+Xi·Yi·Ci-1+Xi·Yi·Ci-1+Xi·Yi·Ci-1=Xi+Yi+Ci-1

Ci=Xi·Yi·Ci-1+Xi·Yi·Ci-1+Xi·Yi·Ci-1+Xi·Yi·Ci-1

=Xi·Yi+（Xi+Yi）·Ci-1一位加法电路──全加器Si=Xi+Yi+Ci-1

Ci

=Xi·Yi+（Xi+Yi）·Ci-1XiYiCi-1ΣSiCiXi=1&=1YiCi-1&≥1CiSi串行加法电路寄存器每接收一次移位脉冲，同时各右移1位。每次相加后得Si

计入A寄存器最左端，本位进位送给进位触发器。经过n次移位脉冲后，完成两个n位二进制数相加。并行加法电路两个n位二进制数各位同时相加。串行进位：每个全加器得出的进位依次向高一位传送，从而得出每位的全加和。最后一个进位Cn为计算机工作进行判断提供测试标态。并行加/减法电路当SUB＝0时，Bi’＝Bi·SUB+Bi·SUB＝Bi

·0+Bi·1＝Bi

进行的是A+B；当SUB＝1时，Bi’＝Bi

·SUB+Bi

·SUB＝Bi

·1+Bi·0＝Bi进行的是A-B。并行加法电路并行进位串行进位的延迟时间长，但可节省器件，成本低。并行进位是让各级进位信号同时形成。定义两个辅助函数：进位产生函数——Gi=AiBi进位传递函数——Pi=Ai

⊕BiGi：该位两个输入Ai、Bi均为1时，必产生进位；Pi：当Pi=1时，如果低位有进位，本位必产生进位，即低位传来的进位Ci-1能越过本位向更高位传递。Ci=Gi+PiCi-1并行加法电路并行进位并行进位是让各级进位信号同时形成。以4位加法器为例，各进位信号：C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0由上可知：各进位输出信号仅由Gi、Pi和C0决定；Gi和Pi只与Ai和Bi有关，即Gi和Pi的形成是同时的，所以Ci也是同时形成的。并行加法电路并行进位⊕A1B1G1P1⊕C0S1⊕A2B2G2P2+C1⊕S2C2⊕A3B3G3P3⊕S3++C3⊕A4B4G4P4⊕S4并行加法电路并行进位并行进位加法器速度快，但增加了硬件逻辑线路的复杂度，当加法器位数增加时，进位信号Ci+1的逻辑式变得越来越复杂，可能超出实用器件规定的输入数。目前实际采用的做法：将加法器分组，组内采用并行进位，组间采用串行进位或并行进位。定点加法、减法运算

一、补码加法运算

[x]补+[y]补=[x+y]补(mod2)符号位也要与数值部分一样参加运算。符号运算后如有进位出现，则舍去进位。二、补码减法

[x-y]补=[x]补-[y]补=[x]补+[-y]补(mod2)[-y]补

=对[y]补各位（包括符号位）取反且末位加1定点加法、减法运算

三、补码运算规则参加运算的操作数用补码表示。符号位参加运算。若指令操作码是加，则两数直接相加；若指令操作码是减，则将减数连同符号位一起变反加1后再与被减数相加。定点加法、减法运算例：已知，X＝-0.1010Y＝-0.0101

求：[X]补+[Y]补解：

[X]补＝1.0110+[Y]补＝1.1011[X+Y]补＝11.0001

舍去不要定点加法、减法运算例：已知，X＝0.1101Y＝-0.0001

求：X+Y＝?解：

[X]补＝0.1101+[Y]补＝1.1111[X+Y]补＝10.1100

舍去不要所以，X+Y＝0.1100定点加法、减法运算四、溢出概念及检测方法

上溢：两个正数相加，结果大于机器所能表示的最大正数。下溢：两个负数相加，结果小于机器所能表示的最小负数。溢出判断规则与判断方法两个相同符号数相加，其运算结果符号与被加数相同，若相反则产生溢出；两个相异符号数相减，其运算结果符号与被减数相同，否则产生溢出。相同符号数相减，相异符号数相加不会产生溢出。溢出判断方法：1.双符号法，2.进位判断法定点加法、减法运算四、溢出概念及检测方法

上溢：两个正数相加，结果大于机器所能表示的最大正数。下溢：两个负数相加，结果小于机器所能表示的最小负数。例如，某机器字长为8位，采用补码表示，则定点整数的表示范围是-128～127。如果[X]补=01000011，[Y]补=01000100，则[X+Y]补=？

[X]补=01000011[Y]补=01000100[X+Y]补=10000111真值=-1111001=-12167+68=135上溢！定点加法、减法运算四、溢出概念及检测方法

1.双符号位溢出判断法Sf1⊕Sf2（也称为变形补码）双符号含义：00——运算结果为正数；01——运算结果正向溢出；10——运算结果负向溢出；11——运算结果为负数。亦即：OVR=Sf1⊕Sf2=1有溢出

OVR=Sf1⊕Sf2=0无溢出注意：操作数及结果在寄存器中仍用一个符号位，只是在运算时扩充为双符号位。第一位符号位为结果的真正符号位定点加法、减法运算四、溢出概念及检测方法

1.双符号位溢出判断法Sf1⊕Sf2（也称为变形补码）例：X=0.1001，Y=0.0101，求X+Y

解:[X]补

=00.1001+[Y]补

=00.0101[X+Y]补=00.1110

两个符号位相同，运算结果无溢出

X+Y=+0.1110定点加法、减法运算三、溢出概念及检测方法

1.双符号位溢出判断法Sf1⊕Sf2（也称为变形补码）例：X=-0.1001，Y=-0.0101，求X+Y

解:[X]补=11.0110+1=11.0111+[Y]补=11.1010+1=11.1011[X+Y]补

=111.0010

丢弃 两个符号位相同，运算结果无溢出

X+Y=-0.1110定点加法、减法运算三、溢出概念及检测方法

1.双符号位溢出判断法Sf1⊕Sf2（也称为变形补码）例：X=0.1011，Y=0.0111，求X+Y

解:[X]补=00.1011+[Y]补=00.0111[X+Y]补=01.0010

两个符号位为01，运算结果正向溢出定点加法、减法运算三、溢出概念及检测方法

1.双符号位溢出判断法Sf1⊕Sf2（也称为变形补码）例：X=-0.1011，Y=0.0111，求X-Y

解:[X]补

=11.0100+1=11.0101[Y]补

=00.0111；

[-Y]补

=11.1001

所以[X]补

=11.0101+[-Y]补

=11.1001[X+Y]补

=110.1110

两个符号位10不同，运算结果负向溢出定点加法、减法运算三、溢出概念及检测方法

2.单符号位进位溢出判断法S⊕C两单符号位的补码进行加减运算时，若最高数值位向符号位的进位值C与符号位产生的进位S相同时则无溢出，否则溢出。例：

[X]补=1.101[X]补=1.110+[Y]补=1.001+[Y]补=0.100[X+Y]补=10.110[X+Y]补=10.010

C=0,S=1,有溢出C=1,S=1,无溢出

十进制数加减运算使计算机能直接输入和输出十进制数的方法：1.进制转换用软件方法将输入的十进制数转换为二进制数，然后在计算机内部进行二进制数处理，再将所得结果转换为十进制数输出。2.直接进行十进制数运算机器提供十进制数运算指令，机器内部采用二-十进制数（BCD码）表示十进制数，实现方法：机器指令系统中设专用BCD码运算指令。先用二进制数的运算指令进行运算，再用BCD码校正指令对运算结果进行校正。十进制数加减运算3.BCD码加法运算先将BCD码表示的十进制数按二进制数运算规则进行运算，如果和小于等于9，则不必校正；如果和大于9，则将和再加6，得到和的BCD码形式。4位二进制数逢16进位，BCD码逢10进位，二者相差6。例，28+9=37，00101000+00001001=？0010100011001001110001+0110+0011

0111校正值十进制数加减运算3.BCD码加法运算一位BCD加法器单元设计：先用一个4位二进制加法器来执行一位BCD码数据Xi和Yi的运算。设S‘i代表这样得到的4位二进数和，C’i

+1为输出进位；Si代表正确的BCD和，Ci+1代表正确的进位，那么：当Xi+Yi+Ci＜=9时，Si=S‘i

；否则，Si=S'i+6。十进制数加减运算3.BCD码加法运算例如，X=1000，Y=1001X=0110，Y=01001100000111000100111000010100移位运算移位运算是实现算术和逻辑运算不可缺少的基本操作。按移位性质有3种类型：逻辑移位、循环移位和算术移位。按被移位数据长度分为：字节移位、半字长移位和多倍字长移位。按每次移位的位数分为：移1位、移n位（n<=被移位数据长度）。移位指令应指明移位性质、被移数据长度和一次移位的位数。移位运算

逻辑右移0110101100110101移掉补00110101110110101循环右移1101001011101001补码算术右移移掉不变1101001010100100补码算术左移补0移掉定点乘法运算实现乘除法的方案（1）软件实现：使用原有的运算器设备，运用基本运算指令编制实现乘、除法运算的子程序。（2）在原有加减运算器的基础上增加一些硬件设备来实现乘、除法运算。（3）设置专用的乘/除法器，加快运算速度。定点乘法运算一、原码1位乘法

两个原码表示的数的乘法规则：乘积的符号位由两数的符号“异或”运算得到，乘积的数值部分是两个正数相乘之积。设n位被乘数和常数用定点小数表示：被乘数[x]原=xf.x0x1x2…xn;乘数[y]原=yf.y1y2y3…yn则乘积[z]原

=(xf⊕yf).(0.x0x1x2…xn)(0.y1y2y3…yn)xf

和yf

分别为被乘数和乘数的符号。定点乘法运算一、原码1位乘法

例如：x=0.1101,y=0.1011,其乘积：

0.1101(x)×0.1011(y)110111010000+11010.10001111(z)定点乘法运算一、原码1位乘法

人工运算的乘法方法不适用于机器：机器通常只有n位长，两个n位数相乘，积可能是2n位；只有两个操作数的加法器无法将n个位积一次相加。机器实现方法：将x×y改写为适用于定点机的形式。设被乘数x、乘数y都是小于1的n位定点正数：

x=0.x1x2…xn

；y=0.y1y2…yn其乘积为：

x·y

=x·(0.y1y2…yn

)=x·(y12-1+y22-2+…+yn2-n)=2-1(y1x+2-1(y2x+2-1(…+2-1(yn-1x+)…)定点乘法运算一、原码1位乘法

乘积：x·y

=2-1(y1x+2-1(y2x+2-1(…+2-1(yn-1x+)…)令zi

表示第i次部分积，则上式可写成如下递推公式：

z0=0

z1=2-1(ynx+z0)

…

zi

=2-1(yn-i+1x+zi-1)

…

zn=x·y=2-1(y1x+zn-1)定点乘法运算一、原码1位乘法zi

=2-1(yn-i+1x+zi-1)

欲求x·y，则需设置一个保存部分积的累加器。乘法开始时，令部分积的初值z0=0，然后加上ynx，再右移一位得到第一个部分积；又加上yn-1x，再右移一位得到第2个部分积；……依次类推，直到求得y1x加上zn-1并右移一位得到最后部分积，即x·y

。两个n位数相乘需重复进行n次“加”及“右移”操作。定点乘法运算一、原码1位乘法定点乘法运算二、补码一位乘法原码乘法的符号位不能参加运算，单独用一个“异或”门产生乘积的符号位。补码乘法可以实现符号位直接参加运算。1、补码与真值的转换公式设[x]补

=x0.x1x2…xn2、补码的右移用补码表示时，连同符号位向右移一位，若符号位保持不变，相当于乘1/2（即除2）。定点乘法运算二、补码一位乘法3、补码乘法规则设被乘数[x]补

=x0.x1x2…xn，乘数[y]补

=y0.y1y2…yn，则有补码乘法公式：[x﹒y]补=[x]补﹒[]将其展开并加以变换：

[x﹒y]补=[x]补﹒

（yn+1=0)定点乘法运算二、补码一位乘法3、补码乘法规则设被乘数[x]补

=x0.x1x2…xn，乘数[y]补

=y0.y1y2…yn，写成递推公式：[z0]补

=0[z1]补

=2-1{[z0]补+(yn+1-yn)[x]补} (yn+1=0) …[zi]补

=2-1{[zi-1]补+(yn-i+2-yn-i+1)[x]补} …[zn]补

=2-1{[zn-1]补+(y2-y1)[x]补}[zn+1]补

=[zn]补+(y1-y0)[x]补

=[x·y]补

定点乘法运算二、补码一位乘法3、补码乘法规则[zi]补

=2-1{[zi-1]补+(yn-i+2-yn-i+1)[x]补}开始时，部分积[z0]补

=0，然后每一步都是在前次部分积的基础上，由(yi+1-yi)决定对[x]补的操作，再右移1位，得到新的部分积。重复n+1步，得到[x·y]补。在实现乘法规则时，在乘数最末位后增加一位补充位yn+1

。开始时，由ynyn+1判断第一步怎么操作；然后再由yn-1yn判断第二步的操作。重复n+1步，但最后一步不移位。如果ynyn+1=01，则做加[x]补操作；如果ynyn+1=10，则做加[-x]补操作，如果ynyn+1=11或00，则[zi]加0，保持不变。定点乘法运算二、补码一位乘法4、补码一位乘法运算规则定点乘法运算二、补码一位乘法4、补码一位乘法运算规则例：x*y=0.1101×(-0.1011)00000部分积z101010乘数y[x]补

=01101[y]补

=10101[-x]补

=10011yn+1

11001110101（Step1，yyn+1=10，z+[-x]补，右移）

00011011010（Step2，yyn+1=01，z+[x]补，右移）

11011001101（Step3，yyn+1=10，z+[-x]补，右移）

00100000110（Step4，yyn+1=01，z+[x]补，右移）

11011100011（Step5，yyn+1=10，z+[-x]补，右移）

11101110001（Step6,yyn+1=11，z+0)定点乘法运算三、阵列乘法器“串行移位”和“并行加法”相结合的方法不需要很多器件。然而速度太慢，执行一次乘法的时间至少是执行一次加法时间的n倍。高速的单元阵列乘法器属于并行乘法器，速度快。

1．不带符号的阵列乘法器设有两个不带符号的二进制整数：

A=am-1…a1a0；

B=bn-1…b1b0

乘积定点乘法运算三、阵列乘法器

1．不带符号的阵列乘法器设有两个不带符号的二进制整数：

A=am-1…a1a0；

B=bn-1…b1b0定点乘法运算三、阵列乘法器

1．不带符号的阵列乘法器m位×n位不带符号的阵列乘法器逻辑框图定点乘法运算三、阵列乘法器

1．不带符号的阵列乘法器FA是5位×5位一位全加器，斜线方向为进位输出，竖线方向为和输出，定点除法运算一、原码一位除法

被除数：[x]原=xf.x1x2…

xn

，除数：[y]原=yf.y1y2…

yn商:[q]原

=(xf

⊕yf).(x1x2…

xn/y1y2…

yn)设被除数x=0.1001，除数y=0.1011，手算求x÷y0.100100.010110.0011100.0010110.00001100.00010110.000011000.000010110.000000010.10110.1101--商余数除数右移1位，减除数右移1位，减除数右移1位，不减除数右移1位，减-定点除法运算一、原码一位除法

在计算机中，小数点是固定的，所以不能采用手算方法。机器操作：除数y固定不动，使被除数和余数左移（相当于乘2），效果与手算相同。设x=0.1001，除数y=0.1011，求x÷y定点除法运算一、原码一位除法

设x=0.1001，除数y=0.1011，求x÷y为便于减法运算，参算的数用补码表示，[-y]补=1.010100.100101.001011.010100.011100.111011.010100.001100.011000.110011.010100.00010.10110.1101+商x<y，商0被除数左移1位，2x>y，商1减y，即加[-y]补第一次余数r1左移1位，2r1>y，商1减y第二次余数r2左移1位，2r2<y，商0左移1位，2r3<y，商1减y第四次余数r4++最后的正确余数为2-4r4定点除法运算一、原码一位除法

手算法是将部分被除数或余数减去除数，根据是否够减决定商1还是商0。计算机中实现除法，需要解决如何判断是否够减：法1：用逻辑线路进行比较判别。将被乘数或余数减去除数，如果够减就执行一次减法并商1，否则商0，然后余数左移一位。（增加了硬件代价）法2：直接做减法试探。不论是否够减，都将被除数或余数减去除数。若所得余数符号位是0（正）表明够减，商1；若余数符号为1（负）表明不够减，因此商0，并加上除数（即恢复余数）。定点除法运算一、原码一位除法

恢复余数法运算的各步操作不规则，导致控制时序的安排比较复杂和困难；在恢复余数时，要多做一次加除数操作，增加了运算时间。加减交替法（不恢复余数法）：运算过程中如出现不够减，不必恢复余数，根据余数符号，可以继续往下运算。分析恢复余数法：当余数A为正时，商1，然后A左移一位再减除数B，相当于2A-B；当余数A为负时，商0，并加除数以恢复余数，然后A左移一位，相当于2(A+B)-B=2A+B；定点除法运算一、原码一位除法

原码加减交替法的规则：当余数为正时，商“1”，余数左移一位减除数；当余数为负时，商“0”，余数左移一位，加除数。例:x=0.1001，y=0.1011，用加减交替法求x÷y

解：[x]原

=[x]补=0.1001;[y]原=[y]补=0.1011，[-y]补=1.0101定点除法运算一、原码一位除法

解：[x]补=0.1001;[y]补=0.1011，[-y]补=1.0101定点除法运算二、补码一位除法1．补码加减交替法算法补码加减交替除法的算法规则如下：(1)被除数与除数同号，被除数与减去除数；被除数与除数异号，被除数加上除数。(2)余数和除数同号，商为1，余数左移一位，下次减除数；余数和除数异号，商为0，余数左移一位，下次加除数。(3)重复步骤(2)，包括符号位在内，共做n+1步。定点除法运算二、补码一位除法2．商的校正如果要求进一步提高商的精度，可以不用“恒置1”的方式舍入，而按上述法则多求一位后，再采用如下校正方法对商进行处理：(1)刚好能除尽时，如果除数为正，商不必校正；如果除数为负，则商加2-n。(2)不能除尽时，如果商为正，则不必校正；如果商为负，则商加2-n。定点除法运算二、补码一位除法例:x=0.1001y=0.1011，用恢复余数法求x÷y=？解：[x]原

=[x]补=0.1001[y]原=[y]补=0.1011，[-y]补=1.0101定点除法运算二、补码一位除法例:x=0.1001y=0.1011，用恢复余数法求x÷y=？解：[x]原

=[x]补=0.1001[y]原=[y]补=0.1011，[-y]补=1.0101定点运算器的组成和结构运算器是数据的加工处理部件，是中央处理器的重要组成部分。各种计算机的运算器结构可能不同，最基本的结构中必须有算术/逻辑运算单元、数据寄存器、累加器、多路转换器和数据总线等逻辑构件。一、多功能算术/逻辑运算单元(ALU)ALU是一种功能较强的组合逻辑电路，能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数G和进位传递函数P来获得多种运算能力。定点运算器的组成和结构一、多功能算术/逻辑运算单元(ALU)SN74181型四位ALU中规模集成电路M是状态控制端，M=1,执行逻辑运算；M=0,执行算术运算。S0至S3是运算选择端，它决定电路执行哪种算术运算或逻辑运算。负逻辑操作数表示的74181ALU逻辑电路定点运算器的组成和结构一、多功能算术/逻辑运算单元(ALU)SN74181型四位ALU中规模集成电路负逻辑或正逻辑操作数方式的74181ALU框图定点运算器的组成和结构二、内部总线

总线就是一个或多个信息源传送信息到多个目的的数据通路，它是多个部件之间传送信息的一级传输线。根据总线所处的位置，总线分为：内部总线：CPU内各部件的连线；外部总线：CPU与存储器、I/O系统之间的连线。按总线的逻辑结构，总线可分为：单向总线：信息只能向一个方向传送；双向总线：信息可以向两个方向传送，即可以发送数据，也可以接收数据。定点运算器的组成和结构二、内部总线

总线的逻辑电路往往是三态的，即输出电平有三种状态：逻辑“1”、逻辑“0”和“浮空”状态。三态缓冲器是靠在“允许/禁止”输入端来禁止其操作的，禁止时，输出呈现高阻抗状态。在高阻抗状态下，可以认为输出与电路的其他部分被断开。定点运算器的组成和结构三、定点运算器的基本结构1、单总线结构的运算器在同一时间内，只能有一个操作数放在单总线上。定点运算器的组成和结构三、定点运算器的基本结构2、双总线结构的运算器两个操作数同时加到ALU进行运算，只需要一次操作控制，而马上就可以得到运算结果。定点运算器的组成和结构三、定点运算器的基本结构3、三总线结构的运算器ALU的两个输入端分别由两条总线供给，而ALU的输出则与第三条总线相连。浮点运算方法一、浮点加法和减法设有两个浮点数x和y，它们分别为：其中，Ex、Ey分别为x、y的阶码，Sx、Sy分别为的尾数。完成浮点加减运算的操作过程大体分为六步：浮点运算方法一、浮点加法和减法1．0操作数检查如果判知两个操作数x或y中有一个数为0，即可得知运算结果而不必要再进行后续的操作，以节省时间。2．对阶使两数的阶码相同，这个过程叫做对阶。首先应求出两数阶码Ex和Ey之差，即: △x=Ex–Ey对阶时使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移)，右移的位数等于阶差△E。浮点运算方法一、浮点加法和减法3．尾数求和对阶完毕后就可对尾数求和。不论是加法还是减法运算，都按加法进行操作，其方法与定点加减运算一样。4．规格化当尾数用二进制表示时，浮点规格化的定义是尾数M应满足：向左规格化：尾数左移1位，阶码减1。向右规格化，即尾数右移1位，阶码加1。浮点运算方法一、浮点加法和减法5．舍入当对阶或向右规格化时