第二章微处理器与系统结构

1第二章

微型计算机的基础知识2.1

微处理器的基本结构2.2Intel8086微处理器2.38086中的标志寄存器和堆栈2.48086系统的组成2.58086系统时钟和总线周期2.680386微处理器※2.780486微处理器※2.8Pentium处理器※22.1微处理器的基本结构一般来说，其内部基本结构大都由算术逻辑单元、寄存器阵列、控制单元、总线和总线缓冲器四个部分组成。高性能微处理器内部还有指令预取部件、地址形成部件、指令译码部件和存储器管理部件等。80X86是Intel公司的CPU系列产品。3

2．1．1算术逻辑单元ALU在CPU中，算术逻辑单元(ALU：ArithmeticLogicUnit)是对二进制进行算术运算和逻辑运算的部件。

图2.1ALU原理框图

注意总线单、双方向5控制器是发布操作命令的机构，是微计算机的指挥中心。计算机程序和原始数据的输入、CPU内部的信息处理、处理结果的输出、外设与主机之问的信息交换等，都是在控制器的控制下实现的。而计算机是按程序的编排进行工作的，控制器的任务是逐条地取出指令、分析指令、执行指令。

2.1.2控制与定时部件——控制器6图2.2控制器的组成框图

指令部件时序部件微操作控制部件指令部件时序部件时钟周期机器周期指令周期微操作控制部件组合逻辑控制微程序控制可编程逻辑阵列控制P30－P3291．片内总线：单、双、多总线结构2．片外总线与总线缓冲器：连接CPU与内存储器或I/O接口等部件的系统总线－－分时传输。总线缓冲器－－三态门采用总线结构可减少信息传输线的数量，提高系统的可靠性、灵活性及标准化。2.1.3

总线与总线缓冲器101．存放待处理数据的寄存器累加器AX通用寄存器组AX、BX、CX、DX2.存放地址码的寄存器程序计数器PC堆栈指针寄存器SP3.存放控制信息的寄存器指令寄存器IR标志寄存器FR4.起数据缓冲作用的寄存器（三态）数据总线缓冲寄存器地址总线缓冲寄存器2.1.4寄存器阵列112.2Intel8086微处理器1978年6月发布8086微处理器芯片的内部数据总线的宽度是16位，外部数据总线的宽度也是16位，它采用高性能的N沟道、耗尽型负载的硅栅工艺制造，封装在标准的40条引脚双列直插式(DIP)管壳内8086有20条地址线，直接寻址空间为1MB，可访问64KB的输入/输出端口。122.2.18086的寄存器结构1．通用寄存器：AX、BX、CX、DX2．指针和变址寄存器：BP、SP；SI、DI3．段寄存器：CS、DS、SS、ES4．指令指针IP与标志寄存器FR共14个默认关系：IP－－－CSBX、SI、DI或16位数－－－DSBP、SP－－－SSDI（串指令）－－－ES138086/8088共有14寄存器，它们是：4个通用寄存器AX,BX,CX,DX4个段地址寄存器CS,DS,SS,ES2个变址寄存器DI,SI3个指针寄存器IP,SP,BP

1个标志寄存器FR

14通用寄存器累加寄存器 AX Accumulate基址寄存器 BX Base计数寄存器 CX Count数据寄存器 DX Data15段地址寄存器代码段寄存器CS CodeSegment数据段寄存器DS DataSegment堆栈段寄存器SS StackSegment附加段寄存器ES ExtraSegment16变址寄存器/指针寄存器/个标志寄存器源变址寄存器SI SourceIndex目标变址寄存器DI DestinationIndex指令指针寄存器IP Instructionpointer基址指针寄存器BP BasePointer堆栈指针寄存器SP StackPointer标志寄存器FR(PSW)

FlagsRegister1718段地址、段基地址、偏移地址、偏址逻辑地址、物理地址默认关系：IP－－－CSBX、SI、DI或16位数－－－DSBP、SP－－－SSDI（串指令）－－－ES19默认关系:202.2.28086CPU的功能结构1．总线接口单元(BIU)：是8086CPU与外部的接口部件，提供了16位双向DB和20位AB。2．执行单元(EU)：完成指令译码与执行工作。218086/8088内部结构22寄存器间接寻址的执行231.总线接口部件BIU总线接口部件的功能是：(1)从内存取指令送到指令队列；(2)CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口取数据，或将数据送到指定的内存单元或者外设的端口。248086／8088的BIU指令队列和20位地址加法器的作用：8086的指令队列缓冲器为六个字节，8088的指令队列缓冲器为四个字节。无论8086还是8088，都会在执行指令的同时，从内存中取下一条指令或几条指令，取来的指令就放在指令队列缓冲器中。 这样，一般情况下，CPU执行完一条指令就可以立即执行下一条指令，称为流水线技术，减少了CPU为取指令而等待的时间，从而提高了CPU的效率。25(2)地址加法器用来产生20位地址。上面已提到8086可用20位地址寻址1MB的内存空间，但8086内部所有的寄存器都是16位的，所以需要一个附加的机构来根据16位寄存器提供的信息计算出20位的物理地址，这个机构就是20位的地址加法器。262.执行部件执行部件(EU)的作用是：(1)从指令队列中取出指令；(2)对指令进行译码，发出相应的传送数据或算术运算的控制信号；(3)接收由总线接口部件传送来的数据，或把数据传送到总线接口部件；(4)进行算术运算。27执行部件由下列部分组成：(1)四个通用寄存器AX，BX，CX，DX四个通用寄存器既可作为16位寄存器用，也可以作为8位寄存器使用，分别为AH，AL，BH，BL，CH，CL，DH，DL。AX寄存器又称为累加器，8086指令系统中有许多指令都通过累加器的动作来执行。AX为16位累加器，AL为8位累加器。(2)专用寄存器4个专用寄存器，基址指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，目的变址寄存器DI。4个专用寄存器的用法将在指令系统有专门的论述。(3)算术逻辑单元ALU它是16位的运算器，可用于8位或16位二进制算术和逻辑运算，也可按指令的寻址方式计算寻址存储器所需的16位偏移量。(4)数据暂存寄存器它协助ALU完成运算，暂存参加运算的数据。28(5)EU控制器从总线接口的指令队列取出指令操作码，通过译码电路分析，发出相应的控制命令，控制ALU数据的流向。如果是运算操作，操作数经过暂存寄存器送入ALU，运算结果经过ALU数据总线送到相应的寄存器，同时标志寄存器F根据运算结果改变状态。(6)标志寄存器标志寄存器共有16位，其中7位未用，所用的各位含义以后介绍.其中6个标志位反映CPU指令运行后的运行状态信息，分别为SF、ZF、PF、CF、AF和OF。这些标志位用于根据指令执行后的操作结果进行判断转移。3个控制标志，分别为DF、IF和TF。控制标志可由编程员通过指令进行设置，有专门的指令对控制标志置0或置1。2.2.38086CPU的引脚及功能电平：一个比较难理解的概念。一般我们认为能够触发门电路动作的电压值。在逻辑电路中，符合一种逻辑值要求的电压范围。高电平：触发门电路动作的高位电压，在门电路中一般是5V。在正逻辑电路中符合逻辑值1的电压范围。低电平：触发门电路动作的低位电压，在门电路中一般是0V。在正逻辑电路中符合逻辑值0的电压范围。上升沿：从低电平到高电平的变化过程。下降沿：从高电平到低电平的变化过程。高阻：使芯片管脚处于阻断状态。也叫浮空。三态：一个芯片的管脚可以出现高电平、低电平和高阻三个状态。需要解释的几个概念302.2.38086CPU的引脚及功能NMI不可屏蔽中断请求信号不受IF影响INTR可屏蔽中断请求信号CLK时钟信号RESET复位信号：从FFFF0H始

其余清零READY准备好信号TEST检测信号RD读选通信号BHE/S7总线高字节有效/状态输出信号MN/MX最小/最大模式

M/IO存储器/IO控制信号S2总线周期状态信号WR写选通信号LOCK锁定信号

INTA中断响应信号QS1指令队列状态信号

ALE地址锁存允许信号QS0指令队列状态信号DT/R数据收发信号S1总线周期状态信号

DEN数据允许信号S0总线周期状态信号HOLD总线保持请求信号RQ/GT0总线请求输入信号HLDA总线保持响应信号RQ/GT1总线请求输入信号AD15～AD0双向三态A、D总线A19/S6～A16/S3三态A输出总线，S6：始终为低S3：S5：FR中IF的状态S4：选择段寄存器312.38086中的标志寄存器和堆栈图2.98086/8088中的标志寄存器

低8位‘1’的个数为偶数时为11：单步0：正常1:递减0:递增32进位、溢出的概念无符号数/有符号数能否使用同一套加减指令？若无符号数/有符号数使用同一套加减指令，如何判断运算结果是否溢出？例：

00000101CFOF无符号数有符号数

＋00001010………………005+10＝15（+5）+（+10）＝+1500001111

00001000

＋11111011…………………108+251＝3（＋8）+(－5)＝+310000001100001000

＋01111100………………018+124=132(+8)+(+124)＝－1241000010010000111

＋1111010111135+245=124(-121)+(-11)＝+124………………101111100结论：无符号数/有符号数可使用同一套加减指令。参与运算的必须同为无符号数或有符号数。溢出判断：无符号数由CF=1有符号数由OF=1无符号数溢出可进行调整；有符号数溢出其结果错误。标志位变化运算结果为0：ZF=1

运算结果为负数：SF=1

运算结果有偶数个1：PF=1

低四位运算有进位时AF=133PCPC＋1主程序子程序转子返子

MAIN

|PRO_A

…|…

CALLNEARPTRPRO_A|(ip=1000H)…|

…|…END||RET

IP＝1000H断点保存进出栈的管理－－堆栈段子程序可以多重嵌套34堆栈的概念：

FILO00H10H栈底3580X86系列器件是Intel公司生产的微处理器和系统元件系列，它给设计者提供了先进的设计结构，能满足不同应用领域的要求。根据外设的数量和系统的要求，8086可组成最大或最小模式系统。

2.48086系统的组成362.4.1存储器组织与存储器分段1．存储器组织2．存储器分段代码段CS数据段DS堆栈段SS附加段ES每段空间为＝64KB20位物理地址的表示：段地址×16＋16位偏移量。。。00000H00001H00002HFFFFCHFFFFDHFFFFEHFFFFFH＝1MB逻辑地址、物理地址37P48图2-12P48图2-13P48图2-14存储器地址0～1MB字节、字存放奇/偶地址字存储器中指针的存放:段基址偏移量00000H00001HFFFFEHFFFFFH…….20122H20123H20124H20125H20126H20127H20128H20129H2012AH2012BH20122H20123H20124H20125H20126H20127H20128H20129H2012AH2012BH低高38举例说明参见P50图2.17存储器分段示意图允许段重叠段地址与段基地址的区别392.4.2输入/输出结构8086系统与其他设备连接的电路叫端口。通过这些端口，8086既可以接收外部信息，也可以把信息送往外设，并可发出命令控制外部设备。402.4.3总线接口部件1．地址锁存器P52图2-182．双向总线驱动器P53图2-20412.4.48086的两种组态1．8086最小组态MN/MX=1时2．8086最大组态8288总线控制器见P54图2-228289总线裁决器见P56图2-238086最大组态方框图见P57图2-24422.5.1系统时钟1．晶体振荡器2．时钟发生器3．复位信号4．READY同步机构2.58086系统时钟和总线周期432.5.2总线周期执行一条CPU指令所需的时间，称为一个指令周期。而一个指令周期是由若干个总线周期(或机器周期)所组成。一个总线周期是CPU通过总线与外部逻辑(存储器或I/O端口)进行一次通讯所需的时间。448086最小模式下的读总线周期8086最小模式下的写时序8086最大模式下的读时序8086最大模式下的写时序482.6.180286微处理器的主要特性2.6.280286内部基本结构1．地址部件AU2．总线部件BU3．指令部件IU4．执行部件EU*2.680286微处理器1982年8月发布

AD：24条224=16MB可使用虚拟内存可同时运行多个任务增加了保护模式（分段）时钟频率可达16MHzBIUEU4980286寄存器组80286段描述符格式

80286段描述字格式(由相应的段寄存器存放)四个字描述符表的内存分配5280286虚地址保护方式下的寻址过程80286虚地址保护方式下的寻址过程举例：假定某用户程序中，某条指令要求从当前数据段某地址中取出16位操作数送AX寄存器，当前得到的虚地址指示器如下图所示：段选择字系统将根据TI=0，变址值=5，从全局描述符表中找到第5个描述符，具体取值如下图所示。寻址所得的描述符格式图中：S=1，表示当前指向的是段描述符。TYPE字段中：

E=0，表示数据段描述符；当前寻址的操作数在数据段中，段选择字在DS段寄存器中。

ED=0，表示该数据段向上生长；

W=1，表示可写入的数据段；

P=1，表示该段已在实存中，段基址和段限值有效；

DPL=01，表示该数据段特权层为1；

A=1，表示该数据段已访问过；段基地址=30，0000H；段限值=0080H。虚地址指示器给定的偏移地址OO5OH＜0080H，于是操作数在实存中的物理地址应为300O5OH，CPU将从物理地址300050H和300051H中取得16位操作数送AX寄存器中。上述寻址的全过程如下图所示，如此繁琐的操作过程对应用程序员是透明的，在系统控制下（实际上是在存储管理部件MMU控制下）自动完成。562.6.180386微处理器的主要特性2.6.280386内部基本结构1．总线部件BU总线接口部件2．指令预取部件IPU3．指令译码部件4．执行部件EU5．分段部件SU6．分页部件PU2.680386微处理器1985年10月发布

AD：32条增加内存管理（分段、分页）保护模式下的虚拟86方式时钟频率可达40MHzA0、A1由BE3～BH0组合产生存储器管理部件中央处理部件57582.6.380386内部寄存器1．通用寄存器2．段寄存器CS、DS、SS、ES、FS、GS(扩展数据段)3．系统地址寄存器4．控制寄存器（IP、FLAGS寄存器－－见下页图解）

(1)机器控制寄存器CR0(2)页故障线性地址寄存器CR2(3)页目录表基地址寄存器CR3（CR1Intel保留）

(4)调试寄存器－－6个DR0、1、2、3、6、7（4、5Intel保留）(5)测试寄存器－－TR6、TR7（32位）5960保护:0实:115位6180386有132条引脚，使用PGA封装技术。它对外直接提供了独立的32位地址、32位数据总线，以支持高速总线传送及总线周期流水线操作。80386能在2个时钟周期内完成32位数据传送，在33MHz工作频率下，其传送速率为66MB/s。

首次使用了Cache。2.6.480386处理器引脚信号62631．实地址模式2．保护虚地址模式(1)保护模式的地址变换(2)描述符表2.6.580386工作模式64实地址模式：当80386加电系统复位后，工作于实地址模式。80386所有指令在实地址模式下都是有效的，不过操作数默认长度是16位，物理地址形成同8O86一样，将段寄存器内容左移四位与有效偏移量地址相加而得到，寻址空间为1MB，只有地址线A2～A19，/BE0～/BE3是有效的。而A20～A31总是低电平。唯一的例外是在复位后，在执行第一条段间转移或调用指令前，所有访问代码段总线周期的地址A20～A31

输出总是高电平，以保证执行高端内存引导ROM中的指令。实地址模式下段的大小为64K字节，因此32位的有效地址必须小于