半导体集成电路6章上

半导体集成电路南京理工大学电光学院第六章CMOS基本逻辑电路CMOS逻辑门电路CMOS反相器CMOS门电路CMOS组合逻辑电路CMOS传输门电路CMOS触发器CMOS多米诺逻辑CMOS施密特触发器2/5/2023由PMOS和NMOS所组成的互补型电路叫做CMOSC：complementaryVinVout已成为目前数字集成电路的主流CMOS反相器0110OUTPUTINPUTIC版图对应于线路PolysiliconInOutVDDGNDPMOS2lMetal1NMOSContactsNWell反相器制造工艺和电路符号做在同一基片上，其间自然隔离，无需专门的隔离措施。首先在N型硅衬底上扩散P阱，在P阱内再扩散两个N型区，形成NMOS管。而PMOS管则可直接做在N型硅衬底上。比双极型电路制造工艺简单、工序少。由于节省了隔离槽占用的面积，还可大大提高电路集成度。电路符号2/5/2023

CMOS反相器工作原理VinVout当输入电压Vin为高电平时，PMOS截止，NMOS导通，Vout=0当输入电压Vin为低电平时，PMOS导通，NMOS截止，Vout=VDDVOL=0VOH=VDD在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。这是CMOS电路低功耗的主要原因。CMOS电路的最大特点之一是低功耗。此外输入阻抗极高，扇出系数可以很大。CMOS反相器的传输特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinNMOSVin<Vtn截止▉Vin-Vtn<Vout饱和▉

▉Vin-Vtn>Vout非饱和▉

▉PMOS(VDD-Vin)<-Vtp截止

▉

(VDD-Vin)+Vtp>VDD-Vout非饱和

▉▉(VDD-Vin)+Vtp<VDD-Vout

饱和

▉

▉VinVout0VDDVDD(A)(B)(C)(D)(E)N截止P非饱和N饱和P非饱和N非饱和P饱和N非饱和P截止VtnVDD＋VtpVin<Vout＋VtpVDD+Vtp>Vin>Vout＋VtpVin>Vout＋VtnVtn<Vin<Vout＋VtnA区，N管截止，P管处于线性区，输出电压为VDD。B区，P管处于线性区，相当于一个电阻，N管饱和，相当于一个电流源。C区，P管和N管均饱和，可以解出Vi=VDD/2D区，P管饱和，N管处于线性区，E区，P管截止，N管处于线性区，输出电压Vo=0。CMOS反相器的噪声容限VOHVOLVout=VinVinVoutVILVIHVM2/5/20231.VIL的计算VILVIHVIN=VILVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非饱和N饱和P非饱和N非饱和P饱和N非饱和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin对Vin求导，得令，且Vin=VIL,得由（1）（2）式联立可求得VIL(2)RTNRDDTPoutILkVkVVVV++-+=12N管工作在饱和区,P管工作在线性区(1)2/5/20232.VIH的计算VILVIHVIN=VIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非饱和N饱和P非饱和N非饱和P饱和N非饱和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin对Vin求导，得令，且Vin=VIH,得由（1）（2）式联立可求得VIHN管工作在线性区,P管工作在饱和区（1）RTNoutRTPDDIHkVVkVVV++++=1)2(（2）2/5/2023CMOS反相器的瞬态特性瞬态特性决定了电路的开关时间和工作速度2/5/2023延迟时间tpd(传播时间）

2.上升时间tr3.下降时间tf在设计时主要考虑速度和驱动能力。CMOS反相器的速度和MOS晶体管的宽长比(W/L)成正比，宽长比越大，速度越快，驱动能力越强。上升时间由P管尺寸决定：下降时间由N管尺寸决定：由于电子和空穴迁移率不同，如果希望上升时间和下降时间近似相等，需要PMOS的宽长比是NMOS的2-3倍。特点：⒈CMOS反相器的静态功耗非常小。原因：由于CMOS反相器处于稳态时，无论是输出高电平还是输出低电平，其工作管和负载管必有一个截止而另一个导通，因此电源向反相器提供的仅为纳安级的漏电流，所以CMOS反相器的静态功耗非常小。特点：⒉CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。原因：由于CMOS反相器的工作管和负载管不同时导通，因此其输出电压不取决于两管的导通电阻之比。这样，通常可使PMOS负载管和NMOS工作管的导通电阻都较小。所以，CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。CMOS逻辑门电路CMOS反相器CMOS门电路CMOS组合逻辑电路CMOS传输门电路CMOS触发器CMOS多米诺逻辑CMOS施密特触发器CMOS与非门CABC=A·BABC001011101110pACnpBnCMOS与非门动作原理-1A=0B=0C=1VDDIVDDC=1pACnpBnCMOS与非门动作原理-2A=0B=1C=1VDDIVDDC=1pACnpBnCMOS与非门动作原理-3A=1B=0C=1VDDIVDDC=1pACnpBnCMOS与非门动作原理-4A=1B=1C=0VDDGNDC=0IpACnpBnVDDC=1A=0B=0VDDC=1A=0B=1VDDC=1A=1B=0VDDC=0A=1B=1IIIICABC=A·BCMOS与门CABC=A·BABC000010100111pAnpBnCCMOS或非门CABC=A+BABC001010100110nACpnBp或非门动作原理-1A=0B=0C=1VDDIVDDC=1nACpnBp或非门动作原理-2A=0B=1C=0VDDIGNDC=0nACpnBp或非门动作原理-3A=1B=0C=0VDDIGNDC=0nACpnBp或非门动作原理-4A=1B=1C=0VDDIGNDC=0InACpnBpVDDC=1A=0B=0VDDC=0A=0B=1VDDC=0A=1B=0VDDC=0A=1B=1IIIICABC=A+BICMOS或门CABC=A+BABC000011101111nApnBpCCMOS等值门CMOS异或门CMOS逻辑门电路CMOS反相器CMOS门电路CMOS组合逻辑电路CMOS传输门电路CMOS触发器CMOS多米诺逻辑CMOS施密特触发器组合逻辑的概念数字电路通常由若干子系统构成，这些子系统可分为组合逻辑电路和时序逻辑电路。组合逻辑电路特点：仅由门电路组成，电路中无记忆元件，输入输出间无反馈。CMOS组合逻辑从CMOS反相器开始，按照一组简单的规则通过串联和并联的晶体管组合，再加以综合构成的逻辑电路。虽然单一极性的器件设计（如全为NMOSFET）足以产生所需的逻辑功能，但CMOS互补结构却可保证低功耗特性。互补结构的重要特征：当PMOS阵列导通时，NMOS阵列则阻断；反之亦然。每个输入端必须接在一对NMOSFET和PMOSFET上。构成组合逻辑的PMOS电路组（也称上拉网络）和NMOS电路组（也称下拉网络）彼此必须是互补关系。CMOS组合逻辑的实现NMOSFET串联实现“与”操作NMOSFET并联实现“或”操作NMOS支路并联实现各支路“或”操作逻辑函数相串联实现函数“与”操作输出为NMOS阵列逻辑的补PMOS为NMOS电路的对偶电路。pACnpBnnACpnBp阈值损失在N管栅极加VDD,在漏极加VDD，那么源级的输出电压范围为0到VDD-VTH，因为N管的导通条件是VGS>VTH，当输出到达VDD-VTH时管子已经关断了。所以当栅压为VDD时，源级的最高输出电压只能为VDD-VTH。这叫阈值损失。N管的输出要比栅压损失一个阈值电压。因此不宜用N管传输高电平。P管的输出也会比栅压损失一个阈值。同理栅压为0时，P管源级的输出电压范围为VDD到｜VTH｜。因此不宜用P管传递低电平。例：实现基