数逻(刘培植)-第02章-逻辑门电路C

数字电子

与逻辑设计

计算机科学与技术系

陈舵第2章逻辑门电路第2章逻辑门电路2.1晶体管的开关特性2.2晶体三极管反相器2.3TTL集成逻辑门2.4ECL逻辑门(自学)2.5I2L逻辑门电路(自学)2.6CMOS逻辑门2.7逻辑电平及逻辑电平转换本章内容简介：门：具有开关作用。门电路：具有控制信号通过或不通过能力的电路。分为两大类：

双极型晶体管集成逻辑门电路

单极型MOS管集成逻辑门电路4二极管----晶体三极管逻辑门（DTL）集晶体三极管----晶体三极管逻辑门（TTL）成双极型射极耦合逻辑门（ECL）逻集成注入逻辑门电路（）辑N沟道MOS门(NMOS)门单极型(MOS型)P沟道MOS门(PMOS)互补MOS门(CMOS)集成门电路按开关元件分类集成：把晶体管、电阻、和导线等封装在一个芯片上。52.1晶体管的开关特性2.1.1二极管的开关特性2.1.2三极管的开关特性62.2.1二极管的开关特性一个理想开关具有这样的特性：①闭合时，开关两端的电压总为0，开关两端点间呈现的电阻也为0；②断开时，流过开关的电流总为0，开关两端点间的电阻为无穷大；③开关的接通或断开动作转换可以在瞬间完成。72.2.1二极管的开关特性①从VI负跳变至反向电流降到0.9I0所需的时间成为反向恢复时间:

toff=ts+tf(存储时间+下降时间)是影响二极管开关速度的主要原因，是二极管开关特性的重要参数。IF：正向电流IR：反向电流I0：反向漏电流②从VI正向跳变到二极管正向导通称开通时间ton时间，一般忽略。影响二极管开关速度的主要因素是反向恢复时间82.1.2双极型晶体三极管的开关特性以NPN单管共射电路为例，分析三极管的工作状态。9基本工作状态分析截止饱和放大Vbe Vbc反偏

反偏，IB＝IC

＝0，开关断开。正偏

反偏，IC＝βIB，线性放大。正偏

正偏，IB>IBS，开关闭合。倒置反偏

正偏，IE

＝βFIB，与放大相反S越大，饱和越深；反之饱和浅VBC＝0(V)时，T处于临界饱和临界饱和：饱和深度：临界饱和电流是由外电路（Rc）决定的，

Rc不同，临界饱和电流是不一样的。10①延迟时间td：从VI正跳变开始，至集电结电流Ic上升到0.1Ics所需要的时间。

②上升时间tr：Ic从0.1Ics上升到0.9Ics所需要的时间。

③开通时间ton：ton=td+tr。

当VI从－V跳变＋V时，晶体管不能立即饱和11④存储时间ts：从VI负跳变开始，至集电结电流Ic下降到0.9Ics所需要的时间。

⑤下降时间tf：Ic从0.9Ics下降到0.1Ics所需要的时间。

⑥关断时间toff：toff=ts+tf。

当VI从+V跳变-V时，晶体管不能立即截止122.2.1二极管的开关特性在上述td、tr、ts和tf这四个时间参数中，ts是影响工作速度的主要因素，并且饱和越深,ts越大。深度饱和虽然可以提高反相器的带负载能力，但降低工作速度，设计时应综合考虑。13第2章逻辑门电路2.1晶体管的开关特性2.2晶体三极管反相器2.3TTL集成逻辑门2.6CMOS逻辑门2.7逻辑电平及逻辑电平转换2.2晶体三极管反相器2.2.1反相器的工作原理2.2.2反相器的负载能力152.2.1反相器的工作原理钳位二极管加速电容161.晶体管截止(1)输入为低电平，假设晶体管截止，所以假设成立。晶体管可靠截止。则：

(2)由于钳位电路的作用，电路输出高电平为172.晶体管饱和输入高电平VI=3V时，若晶体管的基极电流满足IB>IBS，则晶体管饱和导通。IBS为基极临界饱和电流。设晶体管饱和，饱和时VBES=0.7V,则182.晶体管饱和由于：所以，假设成立，晶体管工作于饱和状态，输出低电平，饱和深度为：

所以：19结论输入为低电平0V时，晶体管截止，输出高电平3.7V；输入为高电平3V时，晶体管深饱和，输出低电平，近似为0.1V电路完成反相器功能。202.2晶体三极管反相器2.2.1反相器的工作原理2.2.2反相器的负载能力212.2.2反相器的负载能力221.灌电流负载负载(1)输出为低电平23(1)输出为低电平(灌电流)此时，VT饱和，低电平为0V,钳位二极管VD截止。即允许灌入的最大负载电流为：24(2)输出为高电平(灌电流)25(2)输出为高电平(灌电流)此时晶体管VT截止，晶体管Ic≈0。钳位二极管VD导通，VD=0.7V，输出为高电平，约为3.7V。由于负载RL的一端接电源，所以，无论RL是什么取值，都不会使输出高电平变低。因此，输出高电平时对ILI一般没有要求。只是注意不要使钳位二极管VD的电流过大而损坏即可。26灌电流负载总结由以上分析可知，计算灌电流负载能力，主要考虑输出为低电平的状态。要提高反相器带灌电流负载能力，关键在于加大晶体管的饱和深度(增加IB，增大RC，减小IRC)，饱和越深，带负载能力越强。但饱和越深，工作速度越慢。272.拉电流负载(1)输出为低电平28(1)输出为低电平(拉电流)此时晶体管VT饱和，输出低电平在0V左右，负载RL两端的电压近似为0V。RL的变化不会使反相器输出为低电平时的逻辑关系发生变化(不会使低电平升高)，所以带有拉电流负载的反相器在输出低电平时对负载电流ILO的大小没有要求。29(2)输出为高电平(拉电流)晶体管VT截止，晶体管集电极电流IC≈0，VD导通VD=0.7V，输出高电平，约为3.7V。30(2)输出为高电平(拉电流)晶体管VT截止，晶体管集电极电流IC≈0，VD导通VD=0.7V，输出高电平，约为3.7V。代入具体数据：31拉电流负载总结由以上分析可知，计算灌电流负载能力，主要考虑输出为高电平的状态。要提高反相器带拉电流负载能力，关键在于减小RC，提高IRC。32讨论拉电流负载（输出为高电平）时：灌电流负载（输出为低电平）时：即：即：33例题34第1章数字技术基础2.1晶体管的开关特性2.2晶体三极管反相器2.3TTL集成逻辑门2.4ECL逻辑门(自学)2.5I2逻辑门电路(自学)2.6CMOS逻辑门2.7逻辑电平及逻辑电平转换简介通用逻辑门：TTL、CMOS。TTL分为54系列(工品)和74系列(民品)，二者主要差别为:54、74系列的工作温度范围分别为-55～+125℃和0～70℃；供电电源电压范围分别为5V(±10%)，和5V(士5%)74系列分细分为标准、高速、肖特基、低功耗肖特基、先进肖特基、先进低功耗肖特基和快速TTL等子类型。362.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题371.电路结构38输入级中间级输出级保护二极管输入级由多发射极晶体管VT1和电组R1组成，它实现了输入变量A、B的与运算。39输入级中间级输出级中间级:VT2和R2、R3组成一个电压分相器，它在VT2的发射极与集电极上分别得到两个相位相反的电压，以驱动输出级VT3、D4和VT4轮流导通。40输入级中间级输出级输出级：VT3、VD3、VT4和R4构成的输出级，常称为推挽式(push-pull)电路或图腾柱(totem-pole)输出电路，这种结构的输出电路负载能力较强。中间级和输出级共同实现“非”运算功能。

由于此结构画出的电路图有点儿象印第安人的图腾柱，所以叫图腾柱式输出41VT1处于倒置放大状态使得VT2和VT4饱和，VT3、VD3截止，所以：3.6V(1)输入全部为高电平

3.6V2.1VIB1IE1IB2VC2=1V1.4V0.3V42VT1：倒置VT2和VT4：饱和3.6V(1)输入全部为高电平总结

2.1V0.3V3.6VVT3：截止倒置饱和饱和截止1.4V43(2)输入至少有一个为低电平（0.3V）

0.3VVT1的BE结正向导通，VT1的基极电位约为VB1=0.3+0.7=1V,电源提供足够的IB1使VT1饱和，但1V的电位不足以让VT2和VT4导通(至少需要2.1V)，所以VT2、VT4截，那么，电源经R2驱动VT3和VD4，使之处于导通状态。1V1VIB1IB1饱和截止截止导通饱和截止导通44(2)输入至少有一个为低电平（0.3V）

0.3VVT1饱和，使VT2

和VT4截止,此时，输出为高电平：1V0.4V5V3.6V饱和截止截止放大VT3放大45工作原理小结:1.输入全为高电平(3.6V)

VF=0.3VVT1倒置VT2饱和VT3截止VT4饱和3.逻辑功能2.输入有低电平(0.3V)

VF=3.6VVT1饱和VT2截止VT3放大VT4截止VF=0.3VVF=3.6V462.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题472.3.2TTL与非门的特性及参数1.电压传输特性及相关参数2.静态输入特性3.输入负载特性4.扇出系数5.平均传输延迟时间48ViVo&VVVCC输出电压VO随输入电压Vi变化的关系曲线，即VO=f(Vi)。测试电路传输特性曲线V0(V)Vi(V)1233.6VBCDE0.6V1.4V0A1.电压传输特性49(1)AB段(截止区)：对应VI＜0.6V，VT1饱和，VCES1≈0.1V，VB1=VI+VBE1＜0.6+0.7=1.3V，VB2=VI+VCES1＜0.7V，VT2和VT4截止，VT3和D4导通，输出高电平为VO=VOH=3.6V。

1.电压传输特性50(2)BC段(线性区)：对应VI≈0.6～1.3V，1.3V＜VB1＜2.0V，VT1仍饱和，0.7V≤VC1＜1.4V，VT2导通，但VT4仍截止。随着输入电压VI的上升，输出电压VO将近似线性下降。1.电压传输特性51(3)CD段(转折区)：对应

1.3≤VI≤1.8V，VT4开始导通。VT3和VD4趋向截止，当VI再增加时，VT4趋向饱和，输出电压急剧下降。1.电压传输特性52(4)DE段(饱和区)：随着VI增加，VT1进入倒置工作状态，VT3、VD4进入截止，VT4进入饱和，电路输出低电平近似为:VO=VOL=0.3V。1.电压传输特性53VOH输出高电平：VOL输出低电平：与非门输入有低时，Vo＝VOH产品规范值:VOH≥3.4V高电平最小值:VOHmin＝2.4(标准TTL门)与非门输入全高时，Vo＝VOL产品规范值:VOL≤0.25V高电平最小值:VOLmax＝0.4(标准TTL门)高电平表示一种状态，低电平表示另一种状态，

一种状态对应一定的电压范围，而不是一个固定值。说明：主要参数0V5V2.4VVSLVSH0.4V54VOFF关门电平：VON开门电平：VTH阈值电平：与非门在保证输出为高电平时，允许的最大输入低电平值。

VOFF＝0.8V与非门在保证输出为低电平时，允许的最小输入高电平值。VON＝1.8V此时输入有低此时输入全高主要参数(续)门电路导通（输出低电平）和截止（输出高电平）的分界点55噪声容限VOHminVONVOFFVOLmaxVNHVNL1100定义：低电平噪声容限VNL＝VOFF－VOLmax＝1－0.4＝0.6V在保证输出高、低电平性质不变的条件下，输入电平的允许波动范围称为噪声容限。主要参数(续)0.90.6高电平噪声容限VNH＝

VOHmin－VON

＝2.7－1.8＝0.9V562.3.2TTL与非门的特性及参数1.电压传输特性及相关参数2.静态输入特性3.输入负载特性4.扇出系数5.平均传输延迟时间572.静态输入特性静态输入特性是指输入电流与输入电压之间的关系Ii=f（Vi），如图所示58主要参数(1)输入漏电流IIH(即高电平输入电流)。当输入端接高电平时，流入门电路内部的反向漏电流即为输入漏电流IIH。其电流值很小，约为10μA。

59主要参数(续)(2)输入短路电流IIS(低电平输入电。即当输入端一端接地(即VI=0)时，流出输入端的电流，典型值为-1mA。602.3.2TTL与非门的特性及参数1.电压传输特性及相关参数2.静态输入特性3.输入负载特性4.扇出系数5.平均传输延迟时间613.输入负载特性即输入端通过电阻R接地或接电源时的特性(1)输入端与电源之间接电阻(2)输入端与地之间接电阻62(1)输入端与电源之间接电阻输入端接“上拉电阻”，无论R为任何值，都等效接逻辑“1"。当需要与非门的某个输入端固定接逻辑“1”时，理论上接任何上拉阻值的电阻均可。实际上“悬空”相当于逻辑1，但为了避免干扰，输入端不许悬空，可直接接电源或通过一个10K左右的电阻接电源。63(2)输入端与地之间接电阻输入端接“下拉电阻”ROFF(关门电阻)：在保证与非门输出为高时，允许输入电阻R的最大值。一般取：RI<300Ω64开门电阻

RON关门电阻

ROFF在保证与非门输出为低时，允许输入电阻R的最小值。在保证与非门输出为高时，允许输入电阻R的最大值。RON＝2KΩROFF＝0.8KΩ当RI≥RON时，相当输入高电平。当RI≤ROFF时，相当输入低电平。652.3.2TTL与非门的特性及参数1.电压传输特性及相关参数2.静态输入特性3.输入负载特性4.扇出系数5.平均传输延迟时间664.逻辑门的扇出系数N0扇出系数NO是指一个门最多能驱动同类型门的个数。输出高电平时，IOHMAX是能提供给后级门的最大拉

电流，其后级门的最大输入电流IIHmax作为负载。

NOH=|IOHmax/IIHmax|IOHMAXIIHmax高电平674.逻辑门的扇出系数N0扇出系数NO是指一个门最多能驱动同类型门的个数。输出低平时，IOLMAX是能提供给后级门的最大灌

电流，其后级门的最大输入电流IILmax作为其负载。

NOL=|IOLmax/IILmax|IOLMAXIILmax低电平684.逻辑门的扇出系数N0扇出系数NO是指一个门最多能驱动同类型门的个数。NOH

和NOL都取整(直接舍去小数)，扇出系数

N0取两者中较小的一个。69例2.3.1根据数据手册，与非门54LS00的

IOHmax=-0.4mA,IIHmax=20μA，

IOLmax=4mA,IILmax=-0.4mA,求扇出系数。解：NOH=|IOHmax/IIHmax|=400/20=20NOL=|IOLmax/IILmax|=4/0.4=10所以：NO=1070例2.3.2逻辑门的输入端可以并联使用，如图:IOHmax=-0.4mA,IIHmax=20μA，

IOLmax=4mA,IILmax=-0.4mA,求：能驱动多少个门电路？71例2.3.2解题解：(1)若某一个输入端(例如A)为低电平，则VT1A深度饱和，VT1B、VT1C截止，基极电位被钳制在1V左右，流过R1的电流全部流到VT1A的发射极；若3个输入端都为低电平，基极点位仍为1V左右，流过R1的电流不变，所以，流到3个发射极的总电流不变。NOL=|IOLmax/IILmax|=4/0.4=10

72例2.3.2解题(续)解：(2)若3个输入端都为高电平，VT1倒置工作，每个等效晶体管的发射极都有各自的电流通路，所以：NOH=|IOHmax/(3×IIHmax)|=400/(3×20)≈6.67

所以：NO=6732.3.2TTL与非门的特性及参数1.电压传输特性及相关参数2.静态输入特性3.输入负载特性4.扇出系数5.平均传输延迟时间745.平均传输延迟时间平均传输延时是指输出信号滞后于输入信号的时间。这是由于晶体管的导通和截止过程都需要一定的时间，使得输出信号的变化滞后于输入信号。755.平均传输延迟时间导通延时tPHL是指输出由高电平跳变为低电平的传输延迟时间。截止延时tPLH是指输出由低电平跳变为高电平的传输延迟时间。TTL的tPd在3~40ns之间。762.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题771.或非门输入级中间级输出级78输入级输入级中间级输出级若A为低电平，VTIA深度饱和，L点为低电平；若A为高电平，VTIA处于倒置放大状态，L点为高电平，L点与输入A之间的逻辑关系为L=A。同理，M点与输入B之间的逻辑关系为L=BABLM79中间级中间级完成或逻辑(或者为或非逻辑)。以L点和M点作为中间级的输入，当L和M中某一个(或两个同时)为高电平，则该晶体管饱和，O点电位被拉高、N点降低。只有L和M都为低电平时，O点才为低电平，N点才为高电平。即：LMON80输出级输出级中间级输入级VT3构成电压跟随器，逻辑关系为VT4构成反相器，逻辑关系为：即电路实现或非功能FMONL812.与或非门MLFN823.异或门832.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题842.3.4集电极开路门电路(OC门)前面讨论的各类门电路的输出均为推挽式结构，具有输出阻抗低，负载能力强的优点但使用时有一定的局限性：这种输出结构的门电路不能将两个门的输出端直接并接85截止截止放大饱和高低高低862.3.4集电极开路门电路(OC门)1.OC门及“线与”功能2.上拉电阻的选择3.OC门的应用87上拉电阻88当F1和F2有一个或两个都是低电平时，F为低电平，只有当F1和F2同时为高电平时，F才为高电平。即F和F1、F2之间是与逻辑关系，F=F1·F2由于输出直接进行“线连接”故称

线与(WIRED-AND)89又因为所以将两个OC与非门线与连接可以得到与或非的逻辑功能。902.3.4集电极开路门电路(OC门)1.OC门及“线与”功能2.上拉电阻的选择3.OC门的应用91(1)OC门输出为高电平如图所示电路，假设输出都为高电平A1B1&AnBn&&&VCC'nm…………RLVOH(VIH)IOHIOHIIHIIHICCm为输入端的个数92(2)假设有一个输出是低电平IOLIILICCA1B1&AnBn&&&VCC'nm'…………m'为负载门的个数(m'≤m)93例2.3.4已知OC门输出管截止时的漏电流为IOH=200μA，OC门输出晶体管导通时允许的最大负载电流为IOmax=16mA;负载门的低电平输入电流为IIL=1mA，高电平输入电流为IIH=40μA，VCC'=5V，要求OC门的输出高电平VOH≥3.0V，输出低电平VOL≤0.4V。求：合适的电阻RL94例2.3.4解答已知：n=2,m=9,m'=5，

VOHmin=3,IOH=0.2,IIH=0.04

VOL=0.4,IOLmax=16.IIL=1则：输出高电平时：输出低电平时：选取RL=2.4KΩ952.3.4集电极开路门电路(OC门)1.OC门及“线与”功能2.上拉电阻的选择3.OC门的应用96(1)驱动不同电压的负载97(2)电平转换TTL电平“1”→3.4V“0”→0.3V转移电平“1”≈12V“0”≈0.3V&VCC2=12VF1FRLVCC1=5V982.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题992.3.5三态门1.三态门的工作原理2.三态缓冲门74126简介3.三态门的应用1001.三态门的工作原理普通TTL门的输出只有两种状态——逻辑0和逻辑1，这两种状态都是低阻输出。三态(ThreeState)逻辑输出门简称三态门或TS门，它除了输出0、1两个状态外，还有第三

个状态：输出高阻态(Z态)，这时输出端相当于悬空。三态门是在普通门电路的基础上，增加控制端和控制电路而构成的。101EN称为控制端、使能端102截止EN=1结论：EN＝1时，电路具备自身逻辑功能103结论：EN＝1时，电路输出为高阻状态。饱和截止截止导通截止截止104高电平起作用低电平起作用功能表功能表1052.3.5三态门1.三态门的工作原理2.三态缓冲门74125/126简介3.三态门的应用1067412574126四总线缓冲器1071082.3.5三态门1.三态门的工作原理2.三态缓冲门74125/126简介3.三态门的应用109分时控制各个门的CS端，就可以让各个门的输出信号分别进入总线。

同一时刻，只允许一个门进入总线。其他门必须保持为高阻状态００1……总线&A3B3CS3&A2B2CS2&A1B1CS1&A4B4

注意和OC门线与的区别！！(1)数据线的分时复用110(2)数据线双向传送EN=1，门1导通

门2禁止

数据:A总线EN=0，门2导通

门1禁止

数据:总线A1112.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题112评价指标理想门电路应该工作速度快而且功耗小，但功耗和速度指标是相互制约的。通常用功耗与传输延时tPd的乘积来综合评价门电路性能的优劣。若用P表示门电路的功耗(一般是mW级)，用M表示功耗－延迟积(power-delayproduct)(简称pd积或称为品质因数)，则:

M=P·tPd

M值越小，电路质量越高。113标准TTL前面分析的54/74标准系列TTL与非门的tPd约为10ns，空载功耗约为10mW。为了满足提高工作速度和降低功耗的需要，继54/74系列后又相继研制生产了54H/74H、54S/74S和54LS/74LS等改进系列。1141.高速系列(54H/74H)①输出级采用了达林顿结构，提高了带拉电流负载的能力；②所有电阻值几乎减小了一半，使开关速度提高。因而传输延时比54/74系列几乎缩短了一半，达到6ns左右。但电阻值的减小又使电路的静态功耗变大，约为54/74系列门电路的两倍。由此可见，CT54H/74H系列门电路工作速度的提高是用增加功耗的代价换取的，电路改进后的pd积并未减少，电路的综合性能未获得改善。因此目前已较少使用。1152.肖特基系列（54/74S）肖特基TTL门(SchottkyTTL门，或简称STTL门)。标准和高速TTL为饱和型的逻辑门，产生的传输延迟时间是限制门电路工作速度的主要因素。引入肖特基抗饱和三极管代替普通三极管，为的是减少饱和深度，提高工作速度。但仍使用较小的电阻，静态功耗有所增加。综合看pd积较54/74和54H/74H有所改善。但由于三极管脱离深饱和状态，导致了输出低电平略有升高，最大可达0.5V左右。1163.低功耗肖特基系列（54/74LS）一是电阻的阻值增大，降低功耗；二是将多发射极三极管用SBD代替，提高了开关的工作速度。此外还接入了VD3、VD4两个SBD。缩短了传输延迟时间。在四种系列的门电路中，54LS/74LS系列的Pd积最小，仅为54/74系列的1/5，54S/74S系列的1/3，因此得到广泛应用。1172.3TTL集成逻辑门2.3.1标准TTL与非门的电路结构2.3.2TTL与非门的特性及参数2.3.3或非、与或非及异或门2.3.4集电极开路门电路(OC门)2.3.5三态门2.3.6TTL改进系列门电路简介2.3.7TTL的选用及应注意的问题1182.3.7TTL的选用及应注意的问题1.不同系列的TTL逻辑门，虽然同一种门的逻辑功能一样，封装也一样，但工作速度、带负载能力等方面会有不同，在同一系列中还可能有更细的划分，在设计时应加以注意。参见教材55页，表2.3.274系列与非门主要参数1192.使用时的注意事项(1)给门电路供电的电源电压应该在指定范围内工作，74系列门电路的Vcc=4.75-5.25V，54系列门电路的Vcc=4.5-5.5V。(2)应根据应用环境选用门电路。(3)OC门可以将输出端直接并接使用，并实现线与功能；三态门的输出端可直接连接，条件是在任意时刻只能有一个门工作，其他门必须处于高阻状态。(4)门的输出端均不允许直接接电源或接地。1202.几点注意事项(续)(5)不使用的输入端一般不允许悬空，应该根据逻辑功能接低电平或接高电平。接低电平一般是经过一个小于300Ω电阻接地，或直接接地；接高电平可经过一个小于10kΩ的电阻接电源或直接接电源。在前级驱动能力允许情况下，不使用的输入端也可和已使用端并联使用。(6)TTL电路工作时存在尖峰电流形成的内部噪声，使用时应注意电源应提供足够的功率，并在靠近门电路的电源和地之间加退藕电容。121第2章逻辑门电路2.1晶体管的开关特性2.2晶体三极管反相器2.3TTL集成逻辑门2.4ECL逻辑门(自学)2.5I2L逻辑门电路(自学)2.6CMOS逻辑门2.7逻辑电平及逻辑电平转换2.6CMOS逻辑门CMOS逻辑门电路的开关元件是由NMOS管和PMOS管互补连接构成的，故称为互补型MOS(ComplementaryMOS，简称CMOS)电路。这种电路具有功耗低、抗干扰能力强等优点，是目前应用最广泛的集成电路之一，尤其在大规模集成电路方面已经远远超过了TTL电路。123复习：MOS管前节介绍的晶体管是双极型的，其内部的两种载流子(多子和少子)均参与导电，少子的飘移运动受温度、光照等影响较大，所以其温度特性较差。本节讨论金属-氧化物-半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor，简称MOS管)的开关特性。MOS管是一种单极型半导体器件，其内部只有多子参于导电。这种器件受外部因素影响较小，因此温度稳定性好，又因为MOS管集成工艺简单，工作速度快，因而广泛用于大规模和超大规模集成电路中。1241.MOS管的分类MOS管有三个电极：源极S、漏极D和栅极G。由于漏极电流受栅-源电压的控制，故它是电压控制器件。MOS管按其沟道可分为P沟道和N沟道两类，按其工作特性每一类又分为增强型和耗尽型两种。因此MOS管的四种类型为：

N沟道增强型、N沟道耗尽型、

P沟道增强型、P沟道耗尽型。125SDGVPPMOS管VGS＜VTP时导通(VTP=－2V)即:|VGS|

＞|VTH|时导通2.符号及导通条件--VNDSGNMOS管VGS＞VTN时导通(VTN=2V)126N沟道增强型MOS管输出特性曲线127N沟道增强型MOS管输出特性曲线(1)截止区

VGS＜VTHN。

特点：D-S极之间还没有形成导电沟道，IDS=0，这时，D-S间的内阻Roff可达109Ω以上,管子截止128N沟道增强型MOS管输出特性曲线(2)非饱和区

(或称可变电阻区)当VGS一定时，IDS与VDS之比近似一个常数，类似于线性电阻的性质，VGS越大，曲线越陡，相应的等效电阻越小。129N沟道增强型MOS管输出特性曲线3)饱和区

(或称恒流区)

IDS在达到某一数值时，几乎不随VDS的增加而变化，其大小基本上由VGS决定，进入恒流区，管子饱和。1302.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用1312.6.1NMOS门电路1.NMOS非门2.NMOS与非门3.NMOS或非门4.NMOS与或非门1321.NMOS非门VT2负载管，VT1驱动管负载管的栅源电压为零，始终工作在饱和区，故又称为饱和型负载，等效为一个非线性电阻。1331.NMOS非门A=0VT1截止截止1341.NMOS非门A=1VT1导通导通1352.6.1NMOS门电路1.NMOS非门2.NMOS与非门3.NMOS或非门4.NMOS与或非门136VT3负载管，VT1和VT2驱动管当A=B=1时，VT2和VT1均导通，F=0；当A、B中有0或均为0时，对应的VT2和VT1截止，或均截止，F=11372.6.1NMOS门电路1.NMOS非门2.NMOS与非门3.NMOS或非门4.NMOS与或非门138VT3为负载管，VT1和VT2为驱动管A=B=0时，VT1和VT2截止，F=1当A、B中有1时，对应VT1或VT2导通

F=01392.6.1NMOS门电路1.NMOS非门2.NMOS与非门3.NMOS或非门4.NMOS与或非门1401412.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用1422.6.2CMOS非门1.CMOS非门工作原理2.CMOS非门电压与电流传输特性3.集成CMOS非门143NMOS管(驱动管)PMOS管(负载管)VDDAFSPDNGPVPVNDPSNGN漏极相连做输出端PMOS管的衬底总是接到电路的最高电位NMOS管的衬底总是接到电路的最低电位柵极相连做输入端144A=0截止导通V０=5V即F＝1VDDAFVPVN设VDD＝5V，A＝1时，VA＝5VA＝0时，VA＝0VVGSP=-5VVGSN=0V145A=1导通截止V０=0V即F＝0VDDAFVPVN设VDD＝5V，A＝1时，VA＝5VA＝0时，VA＝0VVGSP=0VVGSN=5VAVPVNF0导通截止11截止导通0

结论：1462.6.2CMOS非门1.CMOS非门工作原理2.CMOS非门电压与电流传输特性3.集成CMOS非门147Ⅰ区：

0≤VI＜VTN，

VP饱和

VN截止

VO≈VDD；

ID≈0。工作区ⅠⅡⅢⅣⅤPMOSNMOS饱和截止148Ⅱ区：

VTN≤VI＜0.5VDD

VP饱和VN非饱和

VO开始下降

ID略有增加工作区ⅠⅡⅢⅣⅤPMOS饱和NMOS截止饱和非饱和149Ⅲ区(转折区)：

VI在0.5VDD附近

VP饱和

VN饱和

VI略增大→VO急剧下降

ID很大工作区ⅠⅡⅢⅣⅤPMOS饱和饱和NMOS截止非饱和饱和饱和150Ⅳ区：

0.5VDD＜VI

≤VDD－|VTHP|

VP非饱和

VN饱和

VO下降

ID下降工作区ⅠⅡⅢⅣⅤPMOS饱和饱和饱和NMOS截止非饱和饱和饱和非饱和151Ⅴ区：

VI>VDD－|VTHP|

VP截止

VN饱和VO≈0

ID≈0工作区ⅠⅡⅢⅣⅤPMOS饱和饱和饱和非饱和NMOS截止非饱和饱和饱和截止饱和152讨论只有在Ⅲ区的VI=1/2VDD附近，CMOS才会产生一个较大的电流，在使用时不应使之长期工作在Ⅲ区，以免器件因功耗过大而损坏。其余情况，输出达到稳定的高或低电平，电流几乎为零，静态功耗极小，输出特性接近理想特性，这是CMOS门在数字电路系统中得到广泛应用的重要原因。1532.6.2CMOS非门1.CMOS非门工作原理2.CMOS非门电压与电流传输特性3.集成CMOS非门1544000系列4069芯片为6非门。CMOS电路采用输入端保护电路，双极型保护二极管，它们的正向导通压降为0.5-0.7V，反向击穿电压约为30V。Rs的组值为1.5~2.5K间，正常工作时，输入电压最大为VDD最小为0V，故VD1和VD2不会导通。1552.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用156CMOS与非门VDDVP2VP1VN2VN1ABF负载管并联驱动管串联157输入信号A=B=1时，N管导通，P管截止，输出低电平，F=0；导通导通截止截止158输入信号A=B=1时，N管导通，P管截止，输出低电平，F=0；若A、B中有一个为0，与之相连的N管截止、P管导通，输出高电平，F=1。截止导通导通截止159输入信号A=B=1时，N管导通，P管截止，输出低电平，F=0；若A、B中有一个为0，与之相连的N管截止、P管导通，输出高电平，F=1。若A=B=0,则N止P通，F=1。实现与非逻辑截止导通导通截止1602.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用161CMOS或非门VDDVP2VP1VN2VN1ABF负载管串联驱动管并联162输入信号A=B=0，

N管截止，P管导通，输出高电平，F=1；

截止导通导通截止163输入信号A=B=0，

N管截止，P管导通，输出高电平，F=1；若A、B中有一个为1，与之相连的N管导通、P管截止，输出低电平，F=0。截止导通导通截止164输入信号A=B=0，

N管截止，P管导通，输出高电平，F=1；若A、B中有一个为1，与之相连的N管导通、P管截止，输出低电平，F=0。若A=B=1,则N通P止，F=0实现或非逻辑

截止导通导通截止1652.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用166167与或非门芯片4085B内部结构1682.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用16940107芯片—OD与非门输出是漏极开路的N沟MOS管，用于驱动或电平转换，驱动电流可达50mA也可实现“线与”逻辑功能(OpenDrain，漏极开路门)1702.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用1712.6.7CMOS传输门及模拟开关1.CMOS传输门2.CMOS模拟开关172传输门由P沟和N沟MOS管互补并联组成。N管的漏、源和P管的源、漏两两相连，作为传输门的输入或输出端，两个栅极受一对互补的控制信号C和C控制：当C=VDD

时，两管都导通，总导通电阻等于两管导通电阻的并联值，阻值很小，等效于开关闭合；两管都导通，总导通电阻等于两管导通电阻的并联值，阻值很小，等效于开关闭合；173传输门由P沟和N沟MOS管互补并联组成。N管的漏、源和P管的源、漏两两相连，作为传输门的输入或输出端，两个栅极受一对互补的控制信号C和C控制：当C=VDD

时，两管都导通，总导通电阻等于两管导通电阻的并联值，阻值很小，等效于开关闭合；时，两管均截止，等效于开关断开。174CMOS传输门逻辑符号1752.6.7CMOS传输门及模拟开关1.CMOS传输门2.CMOS模拟开关176CMOS模拟开关TGCvI/vOvO/vICvI/vOvO/vISW⑴由CMOS反相器和CMOS传输门组成⑵MOS管结构对称，漏极和源极可以互换,CMOS具有双向传输特性。⑶功能：C＝1时，传输门导通，内阻R＝1KΩ。C＝0时，传输门截止，内阻R＝109Ω。1⑷运用：双向传输信号。1772.6CMOS逻辑门2.6.1NMOS门电路(简介)2.6.2CMOS非门2.6.3CMOS与非门2.6.4CMOS或非门2.6.5CMOS与或非门2.6.6CMOS漏极开路与非门电路2.6.7CMOS传输门及模拟开关2.6.8CMOS三态门2.6.9CMOS逻辑门特点及应用1782.6.8CMOS三态门CMOS三态门可以有多种电路结构实现三态输出，本节简单介绍4种控制方式:1.非门控制2.或非门控制(自学)3.与非门控制(自学)