半导体制造工艺流程精

半导体制造工艺流程N型硅：掺入丫族元素一磷P、神As、锑SbP型硅：掺入III族元素一镓Ga、硼BPN结：半导体元件制造过程可分为前段（FrontEnd）制程晶圆处理制程（WaferFabrication；简称WaferFab）、晶圆针测制程（WaferProbe）；彳爰段（BackEnd）构装（Packaging）、测试制程（InitialTestandFinalTest）一、晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（「2代忆匕）均需控制的无尘室（862门-改而），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之彳爰，接著进行氧化（Oxidation）及沈积，最彳爰进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。二、晶圆针测制程经过WaferFab之制程彳机晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die）,在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot）,此程序即称之为晶圆针测制程（WaferProbe）。然彳爰晶圆将依晶粒为单位分割成一粒粒独立的晶粒三、IC构装制程IC横装裂程（Packaging）：利用塑醪或陶瓷包装晶粒舆配幺泉以成稹醴甯路目的：是悬了裂造出所生羟的甯路的保^眉，避免甯路受到械械性刮^或是高温破壤。半导体制造工艺分类半导体制造工艺分类一双极型IC的基本制造工艺：A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离I2L（饱和型）半导体制造工艺分类二MOSIC的基本制造工艺：根据栅工艺分类A铝栅工艺B硅栅工艺其他分类1、（根据沟道）PMOS、NMOS、CMOS2、（根据负载元件）E/R、E/E、E/D半导体制造工艺分类三Bi-CMOS工艺：A以CMOS工艺为基础P阱N阱B以双极型工艺为基础双极型集成电路和MOS集成电路优缺点半导体制造环境要求主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。超净间：洁净等级主要由微尘颗粒数/m3半导体元件制造过程前段（FrontEnd）制程---前工序晶圆处理制程（WaferFabrication；简称WaferFab）典型的PN结隔离的掺金TTL电路工艺流程横向晶体管刨面图纵向晶体管刨面图NPN晶体管刨面图1.衬底选择10Q.cm111晶向，偏离2O〜5O P型Sip晶圆（晶片）晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8寸硅晶棒，约需2天半时间长成。经研磨、抛光、切片后，即成半导体之原料晶圆片第一次光刻一N+埋层扩散孔1。减小集电极串联电阻2。减小寄生PNP管的影响外延层淀积1。VPE（Vaporousphaseepitaxy）气相外延生长硅SiCl4+H2TSi+HCl2。氧化Tepi>Xjc+Xmc+TBL-up+tepi-ox第二次光刻一P+隔离扩散孔在衬底上形成孤立的外延层岛,实现元件的隔离.第三次光刻一P型基区扩散孔决定NPN管的基区扩散位置范围第四次光刻一N+发射区扩散孔集电极和N型电阻的接触孔,以及外延层的反偏孔。Al—N-Si欧姆接触：ND21019cm-3,第五次光刻一引线接触孔第六次光刻一金属化内连线：反刻铝CMOS工艺集成电路CMOS集成电路工艺一以P阱硅栅CMOS为例1。光刻I---阱区光刻，刻出阱区注入孔CMOS集成电路工艺一以P阱硅栅CMOS为例2。阱区注入及推进，形成阱区CMOS集成电路工艺一以P阱硅栅CMOS为例3。去除SiO2，长薄氧，长Si3N4CMOS集成电路工艺一以P阱硅栅CMOS为例4。光II---有源区光刻CMOS集成电路工艺一以P阱硅栅CMOS为例5。光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。CMOS集成电路工艺一以P阱硅栅CMOS为例6。光III---N管场区光刻，刻出N管场区注入孔；N管场区注入。CMOS集成电路工艺一以P阱硅栅CMOS为例7。光IV---p管场区光刻，p管场区注入，调节PMOS管的开启电压，生长多晶硅。CMOS集成电路工艺一以P阱硅栅CMOS为例8。光V---多晶硅光刻，形成多晶硅栅及多晶硅电阻CMOS集成电路工艺一以P阱硅栅CMOS为例9。光VI---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。CMOS集成电路工艺一以P阱硅栅CMOS为例10。光VH---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。CMOS集成电路工艺一以P阱硅栅CMOS为例11。长PSG（磷硅玻璃）。CMOS集成电路工艺一以P阱硅栅CMOS为例12。光刻VIII---引线孔光刻。CMOS集成电路工艺一以P阱硅栅CMOS为例13。光亥IJIX---弓|线孔光亥IJ（反亥IJAL）。晶圜材料（Wafer）圜晶是制作矽半醇醴IC所用之矽晶片，状似圜形，故耦晶圜。材料是「矽」,IC（IntegratedCircuit）厂用的矽晶片即悬矽晶骨邕因悬整片的矽晶片是罩一完整的晶骨邕故又耦悬罩晶骨望但在整醴固憩晶醴内，冢多小晶醴的方向不相，即悬复晶醴（或多晶醴）。生成罩晶醴或多晶醴与晶醴生辰日寺的温度，速率与亲隹^都有^系。一般清洗技术光学显影光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、曝光和显影等程序。曝光方式:紫外线、X射线、电子束、极紫外省虫刻技林亍（EtchingTechnology）触刻技林亍（EtchingTechnology）是符材料使用化阜反鹰物理撞拳作用而移除的技林亍。可以分悬：漏触刻（wetetching）:漏触刻所使用的是化阜溶液，在^谩化阜反鹰之彳爰逵到触刻的目的.乾套虫刻（dryetching）:乾套虫刻即是利用一种甯学董套虫刻（plasmaetching）。甯^^刻中触刻的作用，可能是甯^中离子撞拳晶片表面所羟生的物理作用，或者是甯学董中活性自由基（Radical）与晶片表面原子^的化阜反鹰，甚至也可能是以上雨者的复合作用。现在主要应用技术:等离子体刻蚀常见湿法蚀刻技术CVD化阜气相沉稹是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。化阜气相沉稹CVD化学气相沉积技术常用的CVD技林亍有：（1）「常屋化阜气相沈稹（APCVD）」；（2）「低屋化阜气相沈稹（LPCVD）」；（3）「甯学董事甫助化阜气相沈稹（PECVD）」较为常见的CVD薄膜包括有：■二气化硅（通常直接称为氧化层）■氮化硅■多晶硅■耐火金属与这类金属之其硅化物物理气相沈稹（PVD）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。PVD以真空、测射、离子化或离子束等方法使东屯金腐挥彝，与碳化氢、氮气等气醴作用，加熟至400〜600℃（幺勺1〜3小日寺）彳爰，蒸金度碳化物、氮化物、氧化物及硼化物等1〜10um厚之微余出粒状薄膜，PVD可分悬三种技林亍：（1）蒸金度（Evaporation）；（2）分子束磊晶成晨（MolecularBeamEpitaxy；MBE）；（3）鹿金度（Sputter）解离金属电浆（淘气鬼）物理气相沉积技术解离金属电浆是最近发展出来的物理气相沉积技术，它是在目标区与晶圆之间，利用电浆，针对从目标区溅击出来的金属原子，在其到达晶圆之前，加以离子化。离子化这些金属原子的目的是，让这些原子带有电价，进而使其行进方向受到控制，让这些原子得以垂直的方向往晶圆行进，就像电浆蚀刻及化学气相沉积制程。这样做可以让这些金属原子针对极窄、极深的结构进行沟填，以形成极均匀的表层，尤其是在最底层的部份。离子植入（IonImplant）离子植入技术可将掺质以离子型态植入半导体组件的特定区域上，以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速度，以穿透（植入）薄膜，到达预定的植入深度。离子植入制程可对植入区内的掺质浓度加以精密控制。基本上，此掺质浓度（剂量）系由离子束电流（离子束内之总离子数）与扫瞄率（晶圆通过离子束之次数）来控制，而离子植入之深度则由离子束能量之大小来决定。化学机械研磨技术化学机械研磨技术（化学机器磨光，CMP）兼具有研磨性物质的机械式研磨与酸碱溶液的化学式研磨两种作用，可以使晶圆表面达到全面性的平坦化，以利后续薄膜沉积之进行。在CMP制程的硬设备中，研磨头被用来将晶圆压在研磨垫上并带动晶圆旋转，至于研磨垫则以相反的方向旋转。在进行研磨时，由研磨颗粒所构成的研浆会被置于晶圆与研磨垫间。影响CMP制程的变量包括有：研磨头所施的压力与晶圆的平坦度、晶圆与研磨垫的旋转速度、研浆与研磨颗粒的化学成份、温度、以及研磨垫的材质与磨损性等等。制程监控量测芯片内次微米电路之微距，以确保制程之正确性。一般而言，只有在微影图案（照相平版印刷的patterning）与后续之蚀刻制程执行后，才会进行微距的量测。光罩检测（Retical检查）光罩是高精密度的石英平板，是用来制作晶圆上电子电路图像，以利集成电路的制作。光罩必须是完美无缺，才能呈现完整的电路图像，否则不完整的图像会被复制到晶圆上。光罩检测机台则是结合影像扫描技术与先进的影像处理技术，捕捉图像上的缺失。当晶圆从一个制程往下个制程进行时，图案晶圆检测系统可用来检测出晶圆上是否有瑕疵包括有微尘粒子、断线、短路、以及其它各式各样的问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。铜制程技术在传统铝金属导线无法突破瓶颈之情况下，经过多年的研究发展，铜导线已经开始成为半导体材料的主流，由于铜的电阻值比铝还小，因此可在较小的面积上承载较大的电流，让厂商得以生产速度更快、电路更密集，且效能可提升约30-40%的芯片。亦由于铜的抗电子迁移（电版移民）能力比铝好，因此可减轻其电移作用，提高芯片的可靠度。在半导体制程设备供货商中，只有应用材料公司能提供完整的铜制程全方位解决方案与技术，包括薄膜沉积、蚀刻、电化学电镀及化学机械研磨等。半导体制造过程彳爰段（BackEnd）---后工序构装（Packaging）：IC横装依使用材料可分悬陶瓷（ceramic）及塑醪（plastic）雨槿，而目前商棠鹰用上即以塑醪横装悬主。以塑醪横装中打幺泉接合悬例，其步骤依序悬晶片切割（diesaw）、黏晶（diemount/diebond）、金胃泉（wirebond）、封S（mold）、剪切/成形（trim/form）、印字（mark）、®8（（plating）及检瞬（inspection）等。测试制程（InitialTestandFinalTest）1晶片切割（DieSaw）黏晶（DieBond）黏晶之目的乃符一果解直之晶粒置於厚幺泉架上加以金艮醪（epoxy）黏著固定。黏晶完成彳爰之厚幺泉架即^由傅事毓殳借送至弹匣（magazine）内，以送至下一裂程迤行金胃泉。金胃泉（WireBond）IC横装裂程（Packaging）即是利用塑醪或陶瓷包装晶粒舆配幺泉以成稹醴甯路（IntegratedCircuit；曾耦IC）,此裂程的目的是悬了裂造出所生羟的甯路的保^眉，避免甯路受到械械性刮^或是高温破壤。最彳整他稹醴甯路的周圉曾向外拉出脚架(Pin),耦之悬打幺泉，作悬舆外界甯路板速接之用。封醪(Mold)封醪之主要目的悬防止漏氧由外部侵入、以械械方式支持醇幺泉、内部羟生熟量之去除及提供能多句手持之形骨望其谩程悬符厚幺泉架置於框架上加颈熟，再符框架置於屋模械上的横装模上，再以榭脂充填加待硬化。剪切/成形(Trim/Form)剪切之目的悬符厚幺泉架上横装完成之晶粒彳蜀立分^,她把不需要的速接用材料及部份凸出之榭脂切除(dejunk)。成形之目的即是符外引腕屡成各槿颈先言殳^