chp2-5-加法器的实现1

第二章运算方法和运算器2.1数据与文字的表示2.2定点加法、减法运算2.3定点乘法运算2.4定点除法运算2.5定点运算器的组成2.6浮点运算与浮点运算器返回2/4/202312.5定点运算器的组成2.2.3基本的加法和减法器2.5.1逻辑运算2.5.2多功能算术/逻辑运算单元ALU1、SN741812、SN741822/4/20232补充：基本的逻辑电路符号2/4/202332.2.3基本的加法和减法器基本的加法和减法器半加器

Hi＝Ai⊕Bi

不考虑进位全加器

考虑低位进位Ci-1和向高位的进位Ci

2/4/20234加法器单元电路——全加器ΣCiΣiAiBiCi-1Σi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1

Ci=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1

AiBiCi-1

Σi

Ci

000

00

001

10

010

10

011

01

100

10

101

01

110

01

111

112/4/20235FA逻辑方程逻辑方程见下2/4/20236FA逻辑电路和框图FA（全加器）逻辑电路图FA框图2/4/20237n位行波进位加法器FACiΣiAiBiCi-1FAC2Σ2A2B2C1FAC1Σ1A1B1C0……FAC16Σ16A16B16C15……2/4/20238n位行波进位加/减法器图2-3行波进位的补码加法/加法器2/4/20239并行加法器与进位链结构并行进位（先行进位）Ci=AiBi+(AiBi)Ci-1Gi=AiBi

；

Pi=AiBiCi=Gi

+Pi

Ci-1(Gi

：进位生成函数，Pi：进位传递函数

)++C1=G1+P1

C0C2=G2+P2

C1C3=G3+P3

C2……C16=G16+P16C15=G1+P1

C0=G2+P2

G1+P2

P1C0=G3+P3

G2+P3

P2

G1+P3

P2

P1C0=G16+P16G15+P16P15G14+…+P16P15…

P2P1C02/4/202310并行加法器与进位链结构组内并行，组间串行

C4=G4+P4

G3+P4

P3

G2+P4

P3

P2G1+P4

P3

P2

P1C0C5=G5+P5C4

……C8=G8+P8

G7+P8

P7

G6+P8

P7

P6G5+P8

P7

P6

P5C4

C12=G12+P12G11+P12P11G10+P12P11P10G9+P12P11P10P9C8C16=G16+P16G15+P16P15G14+P16P15P14G13+P16P15P14P13C12C1=G1+P1

C0C2=G2+P2

C1C3=G3+P3

C2=G1+P1

C0=G2+P2

G1+P2

P1C0=G3+P3

G2+P3

P2

G1+P3

P2

P1C02/4/202311并行加法器与进位链结构组内并行，组间串行第四组第三组第二组第一组C0A1B1A2B2A3B3A4B4A5B5A6B6A7B7A8B8A9B9A10B10A11B11A12B12A13B13A14B14A15B15A16B16Σ1Σ2Σ3C4C4Σ4Σ5Σ6Σ7C8C8Σ8Σ9Σ10Σ11C12C12Σ12Σ13Σ14Σ15C16Σ162/4/202312并行加法器与进位链结构组内并行，组间并行

C4=G4+P4

G3+P4

P3

G2+P4

P3

P2G1

+P4

P3

P2

P1

C0

……C8=G8+P8

G7+P8

P7

G6+P8

P7

P6G5

+P8

P7

P6

P5

C4

C12=G12+P12G11+P12P11G10+P12P11P10G9

+P12P11P10P9C8C16=G16+P16G15+P16P15G14+P16P15P14G13

+P16P15P14P13C12

GI=G4+P4

G3+P4

P3

G2+P4

P3

P2G1

；

PI

=P4

P3

P2

P1

GII=G8+P8

G7+P8

P7

G6+P8

P7

P6G5；

PII

=P8

P7

P6

P5

GIII

=G8+P8

G7+P8

P7

G6+P8

P7

P6G5；

PIII=P8

P7

P6

P5

GIV=G16+P16G15+P16P15G14+P16P15P14G13；PIV

=P16P15P14P132/4/202313并行加法器与进位链结构组内并行，组间并行C4=GI+PI

C0C8=GII+PII

C4C12=GIII+PIII

C8C16=GIV+PIVC12=GI+PI

C0=GII+PIIGI

+PIIPIC0=GIII+PIIIGII

+PIIIPIIGI

+PIIIPIIPIC0=GIV+PIVGIII

+PIVPIIIGII

+

PIVPIIIPIIGI

+PIVPIIIPIIPIC02/4/202314并行加法器与进位链结构组内并行，组间并行第四组第三组第二组第一组C0A1B1A2B2A3B3A4B4A5B5A6B6A7B7A8B8A9B9A10B10A11B11A12B12A13B13A14B14A15B15A16B16Σ1Σ2Σ3C4Σ4Σ5Σ6Σ7C8Σ8Σ9Σ10Σ11C12Σ12Σ13Σ14Σ15C16Σ16组间进位电路GIVPIVGIIIPIIIGIIPIIPIGIC12C8C42/4/202315逻辑非假设：X=X0X1…Xn，Z=Z0Z1…Zn则：Zi=Xi（i=0，1…n）逻辑乘假设：X=X0X1…Xn，Y=Y0Y1…Yn，Z=Z0Z1…Zn则：Zi=Xi

Yi（i=0，1…n）逻辑加假设：X=X0X1…Xn，Y=Y0Y1…Yn，Z=Z0Z1…Zn则：Zi=Xi

Yi（i=0，1…n）逻辑异或假设：X=X0X1…Xn，Y=Y0Y1…Yn，Z=Z0Z1…Zn则：Zi=Xi

Yi（i=0，1…n）+2.5.1逻辑运算2/4/2023162.5.2多功能算术/逻辑运算单元ALUALU举例——SN74181芯片S0S1S2S3控制产生16种不同逻辑函数M控制选择算术运算或逻辑运算(M=0/1)加法器函数发生器XYFCnMCn+4ABS0S1S2S3GP2/4/202317ALU的逻辑图与逻辑表达式M2/4/202318S0S1Yi

S2S3

Xi

00

01

10

1

10

0

0

1

1

0

1

11

XiYi

与控制参数和输入量的关系构造如下真值表2.5.2多功能算术/逻辑运算单元ALU2/4/2023192.5.2多功能算术/逻辑运算单元ALU进一步化简得到下式iiiiiiiiiBSBSAYBASBASX1023++=+=ALU的某一位逻辑表达式见下:2/4/20232074181ALU逻辑图（1）Bi2/4/20232174181ALU逻辑图（2）+12/4/20232274181ALU逻辑图（3）PGX3Y3X2Y2X1Y1X0Y0C0G＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3

P＝X0X1X2X32/4/20232374181ALU逻辑图（总体）2/4/202324例如：S3S2S0S1＝0000M=1代入：2.5.2多功能算术/逻辑运算单元ALUM2/4/2023252.5.2多功能算术/逻辑运算单元ALU具有正逻辑和负逻辑两种2/4/2023262.5.2多功能算术/逻辑运算单元ALU算术逻辑运算的实现（74181）M=L时，对进位信号没有影响，做算术运算M=H时，进位门被封锁，做逻辑运算说明：74181执行正逻辑输入/输出方式的一组算术运算和逻辑运算和负逻辑输入/输出方式的一组算术运算和逻辑运算是等效的。A=B端可以判断两个数是