ch3 组合逻辑电路m3

第三章组合逻辑电路§3.1概述§3.2组合逻辑电路的分析方法和设计方法§3.3若干常用的组合逻辑电路§3.4组合逻辑电路中的竞争-冒险现象1本章重点1、组合逻辑电路在电路结构和逻辑功能上的特点。2、组合逻辑电路的分析方法和设计方法。3、常用中规模集成组合电路器件的应用。4、竞争-冒险现象及其成因。2组合逻辑电路时序逻辑电路功能：输出只取决于

当前的输入逻辑电路组成：门电路（不存在记忆元件）功能：输出取决于当前的输入原来的状态组成：组合电路记忆元件3.1概述组合逻辑电路的特点3一、组合逻辑电路逻辑功能的描述一般描述电路的逻辑功能是通过逻辑图来表示的，另外也可以通过真值表和逻辑函数式来表达逻辑电路的功能。S=(AB)CICO=(AB)CI+AB逻辑函数式4二、任意组合逻辑电路的函数式

n个输入变量，m个输出变量，其关系可以用下面函数式表示:…5任务分析：设计：给定逻辑图得到逻辑功能分析给定逻辑功能画出逻辑图设计三、组合逻辑电路的研究内容：63.2组合逻辑电路的分析方法和设计方法1、由给定的逻辑图逐级写出逻辑函数式。2、对逻辑式进行化简：3、列出输入输出真值表；卡诺图化简法公式化简法最简与或式分析步骤4、根据真值表和逻辑表达式，确定逻辑功能。3.2.1组合逻辑电路的分析方法逐级写逻辑式法7例1：试分析下列组合逻辑电路的功能：=1=1ABCY2.

列真值表ABCY0000010100111001011101113.

分析逻辑功能奇偶校验器：A、B、C中有奇数个“1”，输出为“1”；A、B、C中有偶数个“1”，输出为“0”；011010018例2：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。9（2）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：

当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。10&&&&ABSC112345一、逐级写逻辑式：例3：分析下图的逻辑功能。

11二、对逻辑式进行化简：（德摩根定理）（德摩根定理）12三、列真值表：输入输出ABSC

0000

0110

1010

1101逻辑式：三、列真值表：13输入输出ABSC

0000

1101真值表：

0110

1010四、确定逻辑功能：半加器：两个一位二进制数相加，只求本位和，不考虑低位的进位信号。逻辑功能：

半加器141例4：分析下图的逻辑功能。（用波形图分析）

01被封锁1=1BMF&2&3&4A115=010被封锁1特点：

M=1时选通A路信号；

M=0时选通B路信号。M&2&3&4AB1F选通电路16设计步骤（三步）：1、由逻辑问题抽象出逻辑功能，列出真值表；2、由真值表写逻辑函数式,并化简或变换成适当的形式；3、选定器件，画出逻辑电路图。3.2.2组合逻辑电路的设计方法设计要求：按要求得到最简单的逻辑电路。17SSI设计举例例1、设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。18一、逻辑抽象将红、黄、绿的状态表示为R、A、G输入变量，故障信号输出变量以Z表示，列出真值表：写函数式并化简Z=RAG+RA+RG+AG19选择SSI器件并进行逻辑变换选择与非门、或非门、与或非门等SSI器件来实现上面的逻辑例如选择与非门来实现，则将函数形式转换为与非-与非式即可。20画逻辑图21例2：设计一个三输入三输出的逻辑电路，并用与非门实现。当A=1、B=C=0时，红绿灯亮；当B=1、A=C=0时，绿黄灯亮；当C=1、A=B=0时，黄红灯亮；当A=B=C=0时，三个灯全亮；A、B、C的其它情况，灯全灭。见下图：逻辑电路ABC红绿黄22设：灯亮为“1”，灯灭为“0”。1、由逻辑功能，列出真值表。输入输出ABCR(红)G(绿)Y(黄）

000111100110010011001101111000011000101000110000其它情况设计过程：232、由表填卡诺图,并化为最简与或式:111000000111100110010011001101011000101000110000输入输出ABCRGY111110110110000000000000ABC0100011110RABC0100011110

GABC0100011110

Y24化为最简与或式:11010000ABC0100011110R11100000ABC0100011110

G10110000ABC0100011110

Y25

3.用与非门实现:两次求反法最简与或式与非-与非式26画出逻辑图

—用与非门实现:ABC111&&&GY&&&R27例3：设计三人表决电路。每人一个按键（A、B、C），如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。2.根据题意列出真值表。真值表三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，指示灯亮为“1”，否则为“0”。28真值表3.画出卡诺图，并用卡诺图化简：ABC0001111001ABACBC294.根据逻辑表达式画出逻辑图。&1&&ABBCF(1)若用与-或门实现30&&&&ABCF(2)若用与非门实现31例4：设计一个将余3码变换成8421BCD码的组合逻辑电路。解：（1）根据题目要求，列出真值表32（2）用卡诺图进行化简。（注意利用无关项）33（3）由逻辑表达式画出逻辑图。343.4若干常用的组合逻辑电路二进制代码

功能：将电路某种特定的状态

（高电平或低电平）或数字、符号等转换n位二进制代码有2n种不同的组合，可以表示2n个信号。普通编码器优先编码器3.4.1编码器任何时刻只允许输入一个编码信号，否则输出将发生混乱。允许同时输入两个以上编码信号。编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶校验器353位二进制编码器--8线-3线编码器：八个输入端为I0I7（八种状态），与之对应的输出为Y0、Y1、Y2，共三位二进制数。一、普通编码器8/3线编码器I0I1I2I7Y2Y1Y036编码器的逻辑功能编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器编码器的输入为状态输入，每一个输入代表一个事物或状态，若用高电平1代表编码信号，即申请编码，则输出为此编码信号对应的二进制代码。如I1为1，其余都为0，则表示I1有编码信号，如果为8421码编码规则，则输出为001。称输入高电平有效，或1有效。01000000输入输出I0I1I2I3I4I5I6I7Y2Y1Y0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111100137输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111由功能表写出逻辑函数式：383位二进制编码器100000000139思考两个问题1、同时有两个以上的输入为编码信号1时，编码器会有怎样的输出呢？2、以上输入编码信号是以高电平1为有效状态的，有没有输入编码信号以0为有效状态的？编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器40两个信号同时编码1100000011普通编码器优先编码器412、编码器输入低电平有效输入输出Ī

0Ī

1Ī

2Ī

3Ī

4Ī

5Ī

6Ī

7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111编码器Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y08线|3线编码器1011111100142输出端有效形式输出端一般是正的形式，也有反(非)的形式。编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器输入输出I0I1I2I3I4I5I6I7/Y2/Y1/Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y08线|3线编码器011111111111011111111011011111101111011111001111011101111111011010111111010011111111000043

在前面介绍的编码器存在这样一个问题:当输入信号同时有两个或两个以上有效时,输出将发生混乱。二、优先编码器功能：允许同时输入两个以上编码信号，并按照事先规定的优先级别，对优先权最高的一个输入信号进行编码。在数字系统中，特别是在计算机系统中，常常要控制多个对象，如打印机，磁盘驱动器，输入键盘等。当某个时刻有两个以上设备请求服务时，主机必须能按事先安排好的次序予以响应，这对每个外设而言就有一个优先级别的问题。44真值表输入输出100000×10001××1010×××111优先级别：低逻辑表达式：2、8线-3线优先编码器74LS1481、4线-2线优先编码器（1）电路结构：45优先编码器74LS148输入编码信号8根输入编码信号输出3位代码输出编码代码74LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS有编码信号输入无编码信号输入101111101Ī0~Ī7有编码输入，则YEX为0Ī0~Ī7无编码输入，则YS为0选通控制4674LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74LS148功能说明编码信号输入，低电平0有效代码输出，反的形式输出有编码信号输入低电平有效无编码信号输入低电平有效选通控制低电平0有效47（2）逻辑功能：(见表3.4.2）②S=0:编码器处于工作状态；①S=1:编码器处于非工作状态,YS=YEX=1；S低电平有效48输入端无编码信号：为非编码输出，用于多片优先编码器的级联YS=0,YEX=1;输入端有编码信号：为反码输出，由功能表可知，输入优先级别的次序依次为：7，6，…,0。YS=1,YEX=0;讨论：的作用？YS②S=0:编码器处于工作状态；49例3.4.1用两片74LS148组成16位输入、4位二进制码输出的优先编码器，并分析其工作原理。16-4优先编码器Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Z0Z1Z2YEXYSSĪ8Ī9Ī10Ī11Ī12Ī13Ī14Ī15Z3设计目标：74LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS50功能表：

1XX…XX…XX

111111

011…11…110XX…XX…X0…………0XX…X01…110XX…01…11…………001…11…11

111110000001…………011101100001…………1111015174LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī1516根输入线Ī0~Ī15，而每片148只能提供8根编码输入，所以使用2片148，每片各提供8个输入，总共16个输入，其中148(1)提供Ī0~Ī7，148(2)提供Ī8~Ī15

。优先权:

Ī0<Ī1<Ī2<…

<Ī6<Ī7

<Ī8<Ī9<…

<Ī14<Ī151、输入编码信号：74LS148(1)输入74LS148(2)输入52如何保证148(2)比148(1)优先权大呢？74LS148(2)74LS148(1)工作状况74LS148(1)无效74LS148(1)有效有无S(1)YS(2)1100S(1)=YS(2)5374LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15S(1)=YS(2)2、输出：0000::::::01111000::::::1111对应输入情况Ī8~Ī15有编码输入Ī8~Ī15无编码输入Ī0~Ī7有编码输入74LS148情况74LS148(2)有编码74LS148(1)不工作74LS148(2)无编码74LS148(1)有编码01YEX(1)YEX(2)0110=YEX(2)5474LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74LS148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z03、控制端：应该仿照8-3编码器74LS148，还有YEX、YS、S等。下面设计YEX、YS、S:＆5574LS148情况74LS148(2)有编码74LS148(1)不工作74LS148(2)无编码74LS148(1)有编码YEX(1)YEX(2)0110YS(1)YS(2)1101YEXYS1010562、二—十进制优先编码器（74LS147）二—十进制优先编码器

74LS14757例：设计一个键控8421BCD码编码器。58（2）由真值表写出各输出的逻辑表达式为：解：（1）列出真值表：59重新整理得：（3）由表达式画出逻辑图：60（4）增加控制使能标志GS

：当按下S0～S9任意一个键时，GS=1表示有信号输入；当S0～S9均没按下时，GS=0表示没有信号输入。613.4.2译码器/数据分配器二进制代码(机器代码)转换特定的输出状态(控制信号)译码：由功能分类二进制译码器显示译码器——用于对电路进行逻辑控制——用于电路输出的数字显示部分n位二进制代码可译成2n种电路状态。译码器：具有译码功能的逻辑电路。（代码变换器）是编码的逆过程二-十进制译码器62＆

1

1

1

1

1

1＆＆＆＆＆＆＆＆＆1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2&S011111111S高电平有效。即S=1，S2=S3=0时，允许译码！2、3-8线译码器：P123图3.1563输入选择允许(使能)输出数据输出管脚图+5V地1234567816151413121110974LS138A0A1A264表3.4.574LS138功能表使能端选择输入端输出端11111111101111111110

000

0111111110

0011011111110

0101101111110

0111110111110

1001111

011110

1011111101110

110111111

0110

11111111110A2A1A065允许译码条件下（S=1)，各输出逻辑式为：三个变量的全部最小项的译码输出。利用3-8线译码器可以很方便的实现逻辑函数663、译码器设计组合逻辑函数推论1：3线—8线译码器辅以适当门电路可实现任何三变量的多输出逻辑函数推论2：n线—2n线译码器辅以适当门电路可实现任何n变量的多输出逻辑函数67例1、用3-8线译码器实现逻辑函数：解：因此，附加一个与非门即可实现该逻辑函数。74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S3XYZ100F＆68例如：试利用3线—8线译码器74LS138设计多输出的组合逻辑函数69A03线—8线译码器A1A2S1ABC1&&Z1Z270二、中规模集成二—十进制译码器（74LS42）7172二—十进制译码器A0A1A2中规模集成二—十进制译码器（74LS42）逻辑示意图A373二进制代码(机器代码)译码特定的输出信号控制数码显示器，直观地显示数字量。译码显示系统：二-十进制代码显示译码器数码显示器三、显示译码器LED、LCD74LED七段显示器：abcdefg每个发光字段是一个发光二极管（PN结）：

磷砷化镓（GaAsP)共阴极数码管共阳极数码管1、七段字符显示器75共阴极LED七段显示器工作示意图：“1”•••

ab•••g

76共阳极LED七段显示器工作示意图：“0”•••

ab•••g

+5v77七段字符显示器：显示数字情况（以共阴极七段字符显示器为例）abcdfg09

abcdefg1

01100002

1101101e0

11111103

1111001401100119

11110118

1111111782、74LS48：BCD—七段显示译码器/驱动器逻辑图见图3.3.15输出高电平有效，用以驱动共阴极显示器。其功能表如下：十进制或功能输入BI/RBO

输出字形LTRBIA3A2A1A0YaYbYcYdYeYfYg

01100001111111011X00011011000021X001011101101151X111110001111消隐XXXXXX00000000脉冲消隐10000000000000灯测试0XXXXX11111111797448逻辑功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74488421码输入灯测试输入灭0输入灭灯输入/灭0输出01111111译码输出0000000000000XXXX00000000000000000000807448应用实例一用7448直接驱动BS201数码管8110a~g11LT（4）

RBIRBOa~gDCBA0000LT（5）

RBIRBOa~gDCBA0100a~gLT（1）

RBI

RBODCBA0000a~gDCBA0000

RBIRBODCBA0000LT（2）LT（3）

RBIRBO下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。00017448应用实例二82有灭0控制的8位数码显示系统83数据选择器在数字信号的传输过程中，有时需要从多路输入数据中选出某一路数据，完成此功能的逻辑器件称为数据选择器，即所谓多路开关。D3D2D1D0Y选择端输入数据输出数据A1A0功能示意图:数据选择器84试分析下列组合逻辑电路的功能≥1&1YA1A0D0D1D2D311185YA1A01××0000001010011D0D1D2D386四选一数据选择器YA1A0D0D1D2D3数据输出端地址输入端数据输入端选通端(使能端、控制端)：低电平有效87一、四选一数据选择器1.功能表：使能端选择端输出端A1A0Y00

0D000

1D101

0D201

1D31

0禁止状态工作状态（输入地址代码）882.逻辑式：使能端选择端输出端A1A0Y00

0D000

1D101

0D201

1D31

0功能表：89双4选1数据选择器74LS153

74LS15312345678161514131211109选择端选择端使能端：低电平有效使能端：低电平有效数据输入端数据输入端输出端

输出端90双4选1数据选择器74LS153双4选1数据选择器D20D21D22D23Y2A1A0D10D11D12D13Y1S1S2D2i

0XX010D1iXX10D23D1311001000S11000S20D12D11D10Y10XXD2201D2110D2000Y2A0A1功能表91例1.用一片74LS153组成8选1数据选择器:D0D1D2D3D4D5D6D7A2双4选1数据选择器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0A111YA2=0:(1)工作A2=1:(2)工作92数据选择器设计举例例3.3.5、试用4选l数据选择器实现交通信号灯监视电路。

4选1的函数形式为：令：A1=A，A0=GD0=R，D1=D2=R，D3=1Z=Y93画逻辑图GR11ZYA0A1D0D1D2D3A94八选一集成数据选择器74LS151功能表95例2、使用8选1数据选择器74LS151产生逻辑函数：解：将L写成如下形式：因为74LS151的输出所以，当D0=D1=D2=D4=0,D3=D5=D6=D7=1时，有L=Y。96如下图：D0D1D2D3D4D5D6D7SA2A1A0Y74LS151XYZ0197（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时解：将A、B接到地址输入端，C加到适当的数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。例:

试用4选1数据选择器实现逻辑函数：983.4.3加法器◆加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。◆其他算术运算如减、乘、除等都可以由加法运算演变而来。◆加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。99半加器ABSCO0000011010101101S=ABCO=A•B◆A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。一、1位加法器100全加器CIABSCO0000000110010100110110010101011100111111S=ABCICO=AB+ACI+BCI

=

CI(A+B)+AB若不化为最简：CO=

CI(AB)+AB◆如果将两个对应位的加数和来自低位的进位相加，则为全加。101由半加器构成全加器半加器半加器1ABCISCOs's'c'c'全加器:半加器:ABABCI(AB)S=ABCICO=AB+ACI+BCI=

CI(AB)+ABS=ABCO=A•BABCICI(AB)+AB102CICOCICOCICOCICOC-1

0

C0C1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器

若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。

低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。1.串行进位加法器串行进位的特点是电路简单，缺点是运算速度慢。103全加器的输出：2.超前进位加法器为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。定义两个中间变量Gi

和Pi

：高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？104这两个函数都与进位信号无关。由上式可得各进位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0可见进位信号只与函数Gi、Pi和CI0有关，而CI0是最低位的进位输入，其值为0，所以各位进位信号是可以并行产生的。当Ai=Bi=1时，Gi=1，COi=1，即产生进位，所以Gi称为进位生成函数。若Pi=1，即Ai+Bi=1时，COi=Gi+CIi，低位的进位能传送到高位的进位输出端，故Pi称为进位传送函数。105

根据超前进位概念构成的集成4位超前进位加法器74LS283的逻辑图。逻辑符号如下：CIS3S2S1S0CO74LS283B3B2B1B0

A3A2A1A01063.4.4数值比较器1.先从高位比起,高位大的，数值一定大；2.若高位相等,则需再比较低位数，最终结果由低位的比较结果决定；3.比较结果应有三个标志：A=BA<BA>B比较大小的规则（三条）：107数值比较器ABE(equal:A=B)S(small:A<B)L(large:A>B)数值比较器示意图：108一、1位数值比较器设计：A=a输入B=b1.列出真值表：0011110111011091位数值比较器真值表2.由真值表写逻辑式：（同或运算）00

11110111011103.画出逻辑图:逻辑符号:(a<b)S(a=b)E(a>b)LabSEL比较器ab&&111111A=a3a2a1a0输入：B=b3b2b1b0比较规则：自高而低，逐位比较。输出：E(A=B)S(A<B)L(A>B)二、多位数值比较器112四位数值比较器的真值表：a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001比较输入

输出

a3b3a2b2a1b1a0b0

LES

(A>B)(A=B)(A<B)113

根据比较规则，可得四位数值比较器逻辑式：A=B:A<B:AB:（备注：没考虑次低位的比较结果）1144位数码比较器CC14585CC14585A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)1158位数值比较器CC14585A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)CC14585A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)(1)(2)D3D2D1D0C3C2C1C0D7D6D5D4C7C6C5C4011YC<DYC=DYC>D11168位数值比较器经3输入或非门，使其不影响Y（A〉B）输出。经5输入或非门，使其不影响Y（A=B）输出。经5输入或门到5输入与非门，使其不影响Y（A〈B）输出。对多输入与非门，若让某输入端不起作用，使其不影响输出，应让某输入端置1。对多输入或非门，若让某输入端不起作用，使其不影响输出，应让某输入端置0。117应用举例：1.中规模集成四位超前进位全加器

（74LS283，74LS83）四位超前进位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0

01011010

0

01111

00110110

0

01001

11100111

1

101101181、构成全减器X3X2X1X0-Y3Y2Y1Y0=X3X2X1X0+[-Y3Y2Y1Y0]补码例2：中规模集成四位超前进位全加器的应用D为减法符号位D=1时，结果为正D＝0时，结果为负119四位超前进位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0X3X2X1X0T3T2T1T0Y3Y2Y1Y011111D

1001011110010

00110111

011001203.5组合逻辑电路中的竞争-冒险现象前面我们系统的介绍了组合逻辑电路的分析和设计，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要观察一下当输入信号逻辑电平发生变化的瞬间电路的工作情况。首先我们来看一个最简单的例子：3.5.1竞争-冒险现象及其成因121例1：与门的竞争-冒险ABFt因竞争-冒险产生干扰脉冲UTUTtFBt01tA0100干扰脉冲122我们把门电路两个输入信号同时向相反逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。由于竞争而在电路输出端可能产生尖峰脉冲（glitch)的现象叫竞争-冒险。产生原因信号存在前后沿过渡时间不一致问题；

门电路的tpd

（传输延迟时间）不一样。3.5组合逻辑电路中的竞争-冒险现象123AAA&AA+A3.5组合逻辑电路中的竞争-冒险现象1243.5.2检查竞争-冒险现象的方法公式法例3.4.1(a)P174例3.4.1(b)1253.5.2检查竞争-冒险现象的方法卡诺图法例3.4.1(a)增加冗余项，消除卡诺图相切边。ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC0001111001ABC00011110011263.4.2检查竞争-冒险现象的方法卡诺图法P174例3.4.1(b)ABC0001111001ABC0001111001ABC0001111001ABC0001111001增加冗余项，消除卡诺图相切边。1271)引入封锁脉冲—在输入信号发生竞争期间，封锁门的输出；封锁脉冲必须与输入信号的转换同步。2)引入选通脉冲—等电路达到新稳态后，再输出。前封中选3)接入滤波电容—吸收和削弱窄脉冲。后滤4)修改逻辑设计，增加冗余项。添项3.5.3消除竞争-冒险现象的方法128例1：消除竞争-冒险的电路&1A&2&41B1&3前封中选

>tCfCf(几十至几百皮法)后滤129波

形

关

系tBtAttttt封锁脉冲选通脉冲130本章小结一、组合电路的分析方法:逐级写逻辑式法。二、组合电路的设计方法：1.用门电路构成：逻辑式卡诺图最简与或式列真值表写式填图画出逻辑图：化简化简与或门实现与非门实现两次求反131四、竞争-冒险现象：理解。2、用中规模组件设计逻辑电路：

逻辑函数式对照法，较灵活。三、典型器件1.编码器:2.译码器二进制译码器:显示译码器:3.加法器全加器:半加器4.数码比较器:5.数据选择器:74LS138

74LS4874LS183（双全加器）74LS153、74LS151CC14585、74148132对集成电路的要求要求（“三会”）1、会认管脚电源端控制端数据端2、看懂功能表3、会正确使用控制端133第三章结

束134习题课(第一章）题1.22

利用卡诺图之间的运算将下列逻辑函数化简为最简与或式。题1.20(3)将下列函数化简为最简与或函数式。135解题1.20(3):ABCD000111100001111111x11xxx00x11110136解题1.22:ABCD00011110000101110011111101101110ABCD00011110000100110010001001111110ABCD00011110000100110010001001101110Y1Y2Y1·Y2Y1Y2137Y1Y2ABCD00011110000111011101010101011110ABCD00011110000101100110101110101110ABCD0001111000011011