TMSC5x硬件系统设计

07DSP硬件系统设计DSP技术一个典型的DSP目标板结构如下图(教材P244)。（也可参考教材P198)

防混叠滤波器防混叠滤波器平滑滤波器平滑滤波器ADCADCDACDACTMS320C54x通信口控制口RAMEPROM信号预处理、MUX、程控放大等▼DSP硬件系统设计系统硬件设计过程：

确定硬件方案器件选型原理图设计PCB图设计硬件调试第一步：确定硬件实现方案；

在考虑系统性能指标、工期、成本、算法需求、体积和功耗核算等因素的基础上，选择系统的最优硬件实现方案。

第二步：器件的选择；一个DSP硬件系统除了DSP芯片外，还包括ADC、DAC、存储器、电源、逻辑控制、通信、人机接口、总线等基本部件。①

DSP芯片的选择

首先要根据系统对运算量的需求来选择；

其次要根据系统所应用领域来选择合适的DSP芯片；

最后要根据DSP的片上资源、价格、外设配置以及与其他元部件的配套性等因素来选择。

②

ADC和DAC的选择

A/D转换器的选择应根据采样频率、精度以及是否要求片上自带采样、多路选择器、基准电源等因素来选择；

D/A转换器应根据信号频率、精度以及是否要求自带基准电源、多路选择器、输出运放等因素来选择。

③

存储器的选择

常用的存储器有SRAM、EPROM、E2PROM和FLASH等。可以根据工作频率、存储容量、位长(8/16/32位)、接口方式(串行还是并行)、工作电压(5V/3V)等来选择。

④

逻辑控制器件的选择

系统的逻辑控制通常是用可编程逻辑器件来实现。

首先确定是采用CPLD还是FPGA；

其次根据自己的特长和公司芯片的特点选择哪家公司的哪个系列的产品；

最后还要根据DSP的频率来选择所使用的PLD器件。⑤

通信器件的选择

通常系统都要求有通信接口。

首先要根据系统对通信速率的要求来选择通信方式。

然后根据通信方式来选择通信器件。

⑥

总线的选择

常用总线：PCI、ISA以及现场总线(包括CAN、3xbus等)。

可以根据使用的场合、数据传输要求、总线的宽度、传输频率和同步方式等来选择。⑦

人机接口

常用的人机接口主要有键盘和显示器。

通过与其他单片机的通信构成；

与DSP芯片直接构成。

⑧

电源的选择

主要考虑电压的高低和电流的大小。

既要满足电压的匹配，又要满足电流容量的要求。

系统硬件设计过程：

第三步：原理图设计；

从第三步开始就进入系统的综合。在原理图设计阶段必须清楚地了解器件的特性、使用方法和系统的开发，必要时可对单元电路进行功能仿真。第四步：PCB设计；

第五步：硬件调试；

▼DSP存储器和I/O的扩展

实际应用中，由于片内资源有限，有时需要扩展：包括片外ROM,RAM,I/O空间的使用。

外部资源访问：1）使用1组总线2）访问选择：

1、片选信号（3个）；2、选通信号（2个）1、程序存储器和数据存储器的扩展①注意事项

选择存储芯片容量；

存储器速度

选择逻辑控制芯片，以满足程序扩展、数据扩展和I/O扩展的兼容；

与5V存储器扩展时，要考虑电平转换。②FLASH存储器

FLASH存储器与EPROM相比，具有更高的性能价格比，而且体积小、功耗低、可电擦写、使用方便，并且3.3V的FLASH可以直接与DSP芯片连接。教材P201方法：要求：选通信号MSTRB和片选信号PS、DS同时有效一般使用CPLD来实现DSP和存储器之间的控制逻辑比较方便2、片外存储器的连接教材P206方法：访问片外IO空间和访问片外存储器的方法相同要求：选通信号IOSTRB和片选信号IS同时有效一般使用CPLD来实现DSP和存储器之间的控制逻辑比较方便通用IO引脚BIO(输入引脚）XF（输出引脚）串口和HPI口的引脚可设置为IO引脚3、片外IO设备的连接▼模数转换（ADC/DAC）及电路设计

在由DSP芯片组成的信号处理系统中，A/D和D/A转换器是非常重要的器件。一个典型的实时信号处理系统如图。放大电路抗混叠滤波器A/D转换器DSP平滑滤波器D/A转换器存储器I/O口输入输出1.

DSP与A/D转换器的接口

对于A/D转换器的选择，要考虑以下因素:

●

转换精度●

转换时间

●

器件价格

●

接口方式（串口/并口）●功耗、封装形式等TLV1578是TI公司专门为DSP芯片配套制作的一种8通道10位并行A/D转换器。它将8通道输入多路选择器、高速10位ADC和并行接口组合在一起，构成10位数据采集系统。器件包含两个片内控制寄存器(CR0和CR1)，通过双向并行端口可以控制通道选择、软件启动转换和掉电。(1)

TLV1578模数转换器【例】TLV1578设置方式为：单通道输入、软件启动、采用内部时钟源、时钟设置为20MHz、二进制输出方式。试确定控制寄存器CR0和CR1的配置。

解：单通道输入：CR0.D3=0，CR1.D7=0；

软件启动：CR0.D7=1；

内部时钟源：CR0.D5=0；

时钟设置20MHz：CR1.D6=1；

二进制输出：CR1.D3=0。

控制寄存器0：CR0=001000000B=0080H；

控制寄存器1：CR1=010100000B=0140H。(2)

TLV1578与TMS320VC5402芯片的接口

①

接口连接设TLV1578采用内部时钟源，软件启动方式。占用一个I/O口地址，其地址为7FFFH。

TMS320VC5402

A15ISR/WXFD9~D0INT0≥1TLV1578CS

H0~CH7WR

REFPRD

REFMD9~D0

INT

CSTARTVREFP8路模拟输入

对TLV1578进行初始化设置。

DSP选通TLV1578，通过数据总线向内部控制寄存器CR0和CR1写入控制字。

DSP等待中断。当TLV1578完成转换后，发出中断请求。

DSP响应中断。

当INT产生下降沿时，DSP响应中断。

②

操作过程

DSP读入转换数据。执行中断程序，完成转换数据的读入，同时使RD=0，发出读入完成信号，通知TLV1578开始下一次采样过程。

TI公司为本公司生产的DSP芯片提供了多种配套的数模转换器，根据数字信号的传送形式不同，可分为并行和串行转换器。2.

DSP与D/A转换器的接口

典型的器件：TLV5619（并行）

TLV5616（串行）

TLV5616是一个串行12位电压输出数模转换器,带有灵活的4线串行接口，可以无缝连接TMS320、SPI、QSPI等串行口。输出缓冲是2倍增益轨到轨输出放大器，采用AB类输出以提高稳定性和减少建立时间。TLV5616是基于电阻网络结构的12位单电源D/A转换器，器件由串行接口、数据锁存器、速度/掉电逻辑、基准输入缓冲器、电阻网络和轨到轨输出缓冲器等组成。

(3)

TLV5616转换器

①接口连接

三线连接：TMS320VC5402

BFSX0

BDX0

BCLKX0

TLV5616

FS

VDD

DINREFIN

SCLK

OUT

CS

AGNDVDDUOUT将TLV5616的CS线直接接地，用FS、DIN、SCLK三根线与DSP串行口连接。

四线连接：TMS320VC5402

BFSX1

BDX1

BCLKX1

XF

TLV5616

FS

VDD

DIN

REFIN

SCLK

OUT

CS

AGNDVDDUOUT将TLV5616的FS、DIN、SCLK和CS四根线与DSP串行口连接。

②操作过程工作过程：

1）CS=0，使能TLV5616；2）在FS的下降沿启动数据的移位。串行数据在SCLK的作用下,一位接一位移入串行输入寄存器;3）当16位数据传送完或FS变为高电平时，串行输入寄存器中的数据被移到数据锁存器，对新数据进行转换并更新输出电压，完成数模转换。

▼时钟电路的设计时钟电路：内部振荡器＋锁相环PLL。1.时钟信号的产生

’C54x时钟信号的产生有两种方法：

外部时钟源

片内振荡器

(1)

使用外部时钟源将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。VDD外部晶振

X2/CLKINX1外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。(2)使用芯片内部的振荡器在芯片的X1和X2/CLKIN引脚之间接入一个晶体,用于启动内部振荡器。C1=C2=20pFC1C2晶体

X1

X2/CLKIN2.锁相环PLL锁相环功能：倍频、分频，同时对时钟信号提纯，提供高稳定的时钟信号。’C54x的锁相环两种配置形式：1）硬件配置的PLL：用于’C541、’C542、’C543、’C545和’C546；2）软件可编程PLL：用于’C545A、’C546A、’C548、’C549、’C5402、’C5410和’C5420。

硬件配置的PLL是通过设定’C54x的3个时钟模式引脚(CLKMD1、CLKMD2和CLKMD3)的状态来选择时钟方式。(1)

硬件配置的PLL上电复位时，’C54x根据这三个引脚的电平，决定PLL的工作状态，并启动PLL工作。

进行硬件配置时，其工作频率是固定的（P224)。

若不使用PLL，则对内部或外部时钟分频，CPU的时钟频率等于内部振荡器频率或外部时钟频率的一半；

若使用PLL，则对内部或外部时钟倍频，CPU的时钟频率等于内部振荡器或外部时钟源频率乘以系数N，

即时钟频率=(PLL×N)

软件配置的PLL具有高度的灵活性。它是利用编程对时钟方式寄存器CLKMD的设定，来定义PLL时钟模块中的时钟配置。

软件PLL提供各种时钟乘法器系数，并能直接接通和关断PLL。

(2)

软件配置的PLL

①

时钟方式寄存器CLKMD15~121110~3210CLKMD0058HPLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS用来定义PLL时钟模块中的时钟配置，为用户提供各种时钟乘系数，并能直接通断PLL。

PLL乘数PLL乘数PLLMULPLL除数PLL除数PLLDIVPLL计数器PLL计数器PLLCOUNTPLL通/断位PLL通/断位PLLON/OFF时钟发生器选择位时钟发生器选择位PLLNDIVPLL工作状态位PLL工作状态位PLLSTATUS

②

软件PLL的工作方式通过软件编程，可以使软件PLL实现两种工作方式：

PLL方式，即倍频方式。

芯片的工作频率等于输入时钟CLKIN乘以PLL的乘系数，共有31个乘系数，取值范围为0.25~15。

DIV方式，即分频方式。

对输入时钟CLKIN进行2分频或4分频。

②

软件PLL的工作方式

频率转换方式：复位时时钟频率由3个时钟引脚决定（教材P226)，复位后可以通过软件编程改写CLKMD寄存器的方式来改变倍频系数。倍频时不能直接切换倍频系数，要先回到分频模式，然后再改变倍频系数

▼DSP系统复位电路设计

’C54x的复位输入引脚RS为处理器提供了一种硬件初始化的方法,它是一种不可屏蔽的外部中断,可在任何时候对’C54x进行复位。当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。复位后(RS回到高电平)，CPU从程序存储器的FF80H单元取指，并开始执行程序。1.

上电复位电路上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时间。

由RC电路和施密特触发器组成。TMS320C54xRS11C

RVCC74HC142.手动复位电路手动复位电路是通过上电或按钮两种方式对芯片进行复位。TMS320C54xRSCRVCCR1电路参数与上电复位电路相同。当按钮闭合时，电容C通过按钮和R1进行放电，使电容C上的电压降为0；当按钮断开时，电容C的充电过程与上电复位相同，从而实现手动复位。3.自动复位电路自动复位电路除了具有上电复位功能外，还能监视系统运行。

当系统发生故障或死机时可通过该电路对系统进行自动复位。基本原理：是通过电路提供的监视线来监视系统运行。当系统正常运行时，在规定的时间内给监视线提供一个变化的高低电平信号，若在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常，并对系统进行复位。由MAX706R组成的自动复位电路如图：MAX706RMRWDOVCCRESGNDWDIPFIPFO12345678RSVCC至DSP的复位端CLK来自DSP的输出端TMS320C54x系列DSP大部分采用低电压供电方式，以降低DSP芯片功耗。TMS320C54x系列DSP的电源分为两种，即内核电源(CVDD)和I/O电源(VDD)。其中I/O电源一般采用3.3V电压，而内核电源为1.8V，降低内核电压的主要目的是降低功耗。▼DSP系统电源设计以TMS320VC5402为例，介绍DSP系统电源设计

DSP芯片采用的供电方式，主要取决于应用系统中提供什么样的电源。在实际中，大部分数字系统所使用的电源可工作于5V或3.3V，因此有两种产生芯片电源电压的方案。

第一种方案：

5V电源通过两个电压调节器，分别产生3.3V和1.8V电压。

电压调节器1电压调节器2DVDD(3.3V)CVDD(1.8V)5V

第二种方案：

电压调节器DVDD(3.3V)CVDD(1.8V)3.3V使用一个电压调节器，产生1.8V电压，而DVDD直接取自3.3V电源。3.电源解决方案电源转换芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

这些芯片可分为:线性稳压芯片开关电源芯片

——

使用方法简单，电源纹波电压较低，对系统的干扰较小，但功耗高。

——

电源效率高，但电源所产生的纹波电压较高，容易对系统产生干扰。DSP系统电源方案有以下几种：

采用3.3V单电源供电

可选用TI公司的TPS7133、TPS7233和TPS7333；Maxim公司的MAX604、MAX748。采用可调电压的单电源供电

可选用TI公司的TPS7101、TPS7201和TPS7301。

采用双电源供电

可选用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。①

采用3.3V单电源供电由MAX748芯片构成的电源。

V+MAX748V+SHENV+REFLXNCLXNCLXNCGNDSSGNDCCOUTVcc1000pF0.047F330pF22H22H+3.3V12345678910111213141516

电源电压：3.3V

最大电流：2A②

采用可调电压的单电源供电

TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可调节的输出电压，其调节范围为1.2V~9.75V，可通过改变两个外接电阻阻值来实现。TPS7301INRESETENOUTFBGND

VI250k0.1FR1R210FCSR=1至系统复位V0>2.7V<0.5V

Vref为基准电压，典型值为1.182V。R1和R2为外接电阻，通常所选择的阻值使分压器电流近似为7A。③

采用双电源供电由TPS73HD318芯片组成的双电源电路。NC1RESETNCNC1GNDNC1ENFB/SENSE1IN1OUT1IN1OUTNC2RESETNCNC2GNDNC2EN2SENSE2IN2OUT2IN2OUTNCNCNCNCC333F3.3V1234567910111213171516814CVDD

TMS320VC5402DVDDGND&18192021222324252627281.8VD2D3C233FC11FC01F5VR1100kR2100kPGRESETtoDSPTPS73HD318DL5817DL4148DL4148D1▼DSP的电平转换电路设计TMS320C54x系列DSPI/O的工作电压是3.3V，在设计DSP系统时，除了DSP芯片外，必须设计DSP芯片与其他外围芯片的接口，如果外围芯片的工作电压也是都是3.3V，那么就可以直接连接。但是，由于现有很多外围芯片的工作电压都是5V，如EPROM、SRAM、A/D、D/A转换芯片。因此就存在如何将3.3VDSP芯片与这些5V供电芯片可靠接口的问题。5V5V3.3V4.43.52.51.50.5000.40.81.52.02.40.40.81.52.02.40VCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGNDVCCVOHVIHVTVILVOLGND5V

CMOS5V

TTL标准TTL3.3V

TTLLVT,LVC,LVVOH:

输出高电平的下限值；VOL:

输出低电平的上限值；VIH:

输入高电平的下限值；VIL:

输入低电平的上限值。5V

TTL和3.3V

TTL:

转换标准相同5V

CMOS和3.3V

TTL:

存在电平匹配的问题根据不同的应用场合，3.3V与5V电平转换有四种形式:5V

TTL器件驱动3.3V器件(LVC)3.3V

TTL器件(LVC)驱动5V

TTL器件5V

CMOS器件驱动3.3V器件(LVC)3.3V

TTL器件(LVC)驱动5V

CMOS器件5VTTL3.3VLVC5VTTL3.3VLVC5VCMOS3.3VLVC5VCMOS3.3VLVC▼省电和保持方式

’C54x有多种省电方式，可以使CPU暂停工作，处于休眠状态，以减小功耗，但保持CPU中的内容。

当省电方式结束后，CPU可以继续正常工作。

’C54x有4种省电方式，分别为闲置方式1、闲置方式2、闲置方式3和保持方式。省电方式的实现：①执行IDLE1、IDLE2和IDLE3三条指令；

②使外部信号HOLD=0，状态位HM=1。

4种省电工作方式

操作/特性IDLE1

IDLE2

IDLE3

HOLD

CPU处于暂停工作状态√√√√

CPU时钟停止工作√√√外围电路时钟停止工作√√锁相环（PLL）停止工作√外部地址线处于高阻状态√外部数据线处于高阻状态√外部控制信号线处于高阻状态√唤醒方法：使用中断

HOLD变为高电平√内部可屏蔽硬件中断√外部可屏蔽硬件中断√√√

NMI√√√

RS√√√

在这种方式下，CPU除了时钟外所有的工作都停止。但外设电路可以继续工作，CLKOUT引脚保持有效。

可用IDLE1指令，使CPU进入闲置方式1状态。

用中断来唤醒CPU的闲置方式1。1.闲置方式1（IDLE1）

这种方式可以使片内外设和CPU停止工作，系统功耗有明显减少。

可用IDLE2指令进入闲置方式2。

结束时，不能采用闲置方式1的方法，可用外部中断结束闲置方式2。2.闲置方式2（IDLE2）其方法：用一个10ns的窄脉冲加到外部中断引脚

(RS、NMI和INTx)，通过外部中断来结束

闲置方式2。

闲置方式2结束后，所有的外设都将复位。

这种方式是一种完全关闭模式，除了具有闲置方式2的功能外，还可以终止锁相环PLL的工作，大幅度地降低系统功耗。

可用IDLE3指令进入闲置方式3，用外部中断来唤醒该睡眠状态。

IDLE3结束后，所有的外设将被复位。3.闲置方式3（IDLE3,最省电）

保持方式是另一种省电方式。

这种方式可由HOLD信号初始化，使CPU的地址总线、数据总线和控制总线处于高阻状态，并可以通过设定HM位，来终止CPU运行。4.保持方式

若HM=1，则三总线高阻，CPU停止工作；

若HM=0，则三总线高阻，但CPU继续运行。

这种方式不会停止CPU片内外设的工作。

当HOLD信号无效时，结束保持方式。

’C54x除了上述四种省电方式外，还有两种省电功能，分别是外部总线关断和CLKOUT关断。

外部总线关断：是通过对BSCR寄存器的第0位置1，关断片内外部接口时钟，使接口处于低功耗状态。复位时，该位清0，片内外设接口时钟开放。

时钟关断：是利用指令来禁止CLKOUT信号。其方法：用软件指令将PMST中的CLKOFF位置1，关断CLKOUT的输出。复位时，CLKOUT有效。5.其他省电方式▼JTAG接口电路的设计JTAG接口14针接口，不同于10针JTAG接口作用：下载仿真JTAG接口电路设计电路：教材P236，驱动电路和上拉电阻电缆长度：小于15cm，若需要加长，需要加驱动电路。仿真器作用：1）下载，2）仿真操作：使用JTAG接口进行PC机与DSP芯片进行连接，JTAG口不能带电插拔，USB口可以。▼DSP引导方式电路的2种模式：调试模式：产品研发阶段的一种模式，电路设计尚未成熟，要结合PC机中的开发软件进行仿真和调试，上电后，使用仿真器进行下载，不能离开PC机开发环境而独立运行。产品模式：即设计已经成为产品，可以离开PC机而独立运行。上电后可以自己引导下载，完成启动过程。▼DSP引导方式BootLoader是开发DSP应用系统的最后一步工作。CCS生成的*.out可执行文件是一种模块化COFF格式，其结构与实际的Flash存储区间不匹配，不能直接写入到Flash中。DSP内部ROM固化了一个称为Boot的程序（F800H处开始），上电复位后（MP/MC＝0），DSP自动执行这个Boot程序，引导程序将外部Flash的程序读入DSP内部的DARAM程序区，然后将PC指向DARAM内的程序第一条指令，从而完成启动。何谓BootLoader？在线Bootloader是指通过仿真器和JTAG接口，在CCS软件平台下设计一个小程序，将DSP可执行程序*.out格式文件转换成*.hex文件并写入到FLASH中，该程序包括自举启动表、用户程序、启动表起始地址。

启动过程：

1）复位后,执行片内ROM中的引导程序2）引导程序先检测加载方式；3）读片外FLASH中的自举启动表，根据启动表中的信息把程序