多功能数字钟的设计与制作

电子技术课程设计报告书课题名称多功能数字钟电路的设计与制作姓名学号*******************************院、系、部专业********************************指导教师*****************2011年**月**日一、设计任务及要求：设计任务：设计一个六位LED数码管显示时、分、秒的数字钟。要求：1.以数字形式显示时、分、秒。2.小时计数采用12进制的计数方式，分、秒采用60进制的计数方式。3.具有快速校准时、分的功能。4.计时误差：<=10s/天指导教师签名：2011年**月**日二、指导教师评语：三、成绩指导教师签名：2011年**月**日指导教师签名：2011年**月**日多功能数字钟电路的设计与制作1设计目的（1）掌握数字钟的设计、组装和调试方法。（2）掌握集成电路的使用方法。2设计思路（1）设计脉冲发生电路。（2）设计时钟逻辑电路。（3）设计时、分校准电路。3设计过程3.1总体框图数字钟电路总体方框图如图1所示。图11.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。2.分频器电路：分频器电路将32768HZ的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，根据设计要求，时个位和时十位计数器为24进制计数器。4.译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。5.整点报时电路：在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。3.2方案设计与论证3.2.1脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图1555与RC组成的多谐振荡器图用555组成的脉冲产生电路:R1=15*103Ω，R2=68*103Ω，C=10μF，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图2石英晶体振荡器图石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。综上分析，从电路的稳定性的角度考虑，选择方案二，以石英晶体振荡电路作为最稳定的信号3.2.2时间计数器电路方案一:74ls90图474ls90管脚图图574ls192管脚图74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。方案二:74ls192TCD错位输出端（低电平有效）TCU进位输出端（低电平有效）CPD减计数时钟脉冲输入端（上升沿有效）CPU加计数时钟脉冲输入端（上升沿有效）MR异步清除端P0～P3并行数据输入端Q0～Q3并行数据输出端PL异步并行置入控制端（低电平有效）74ls90相对稳定，有二、五、十三种进制可以选择，能直接实现秒分个位十进制和时时位的二进制，利用强制清零可以实现六进制，74ls192同样可以实现这些功能，却没有74ls90稳定，但74ls90在实现时12翻1时比较困难，74ls192可以用置数这一功能来实现，所以实验采用74ls192综上所述，计数部分电路选用方案二，用74ls192来实现数字钟分秒时之间的转换3.2.3校时电路方案一：通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图10所示为所设计的校时电路。图6方案一校正电路图方案二：在刚开电源时时分秒可能为任意数值，所以