嵌入式应用技术的硬件基础

嵌入式应用技术的硬件基础第一页，共二十四页，2022年，8月28日2.1数字电路基础知识2.1.1嵌入式应用中常用的数制及其转换（1）单片机中常用的进制

任意数S,(基数为N)均可展开为：S=∑KiNi

其中Ki是第i位的系数，它可能是0～N-1共N个数码中的任意一个。不同的数制基数N不同，数字码不同。十进制：S=∑Ki10i基数：N=10

二进制：S=∑Ki2i基数：N=2

十六进制：S=∑Ki16i《嵌入式应用技术基础教程》课件第二页，共二十四页，2022年，8月28日2.1.1嵌入式应用中常用的数制及其转换（2）常用进制之间的相互转换

二进制与十进制间的相互转换

二进制→十进制

:按展开式计算即可。

十进制→二进制

:整数部分与小数部分分别转换。整数部分：除2取余。第一个余数为最低有效位，最后一个余数为最高有效位，即得到的余数先为低位后为高位。小数部分：乘2取整，先为高位后为低位。《嵌入式应用技术基础教程》课件第三页，共二十四页，2022年，8月28日二进制与十六进制间的相互转换

《嵌入式应用技术基础教程》课件

二进制→十六进制

:以小数点为分界。整数部分从最右边开始，每4位分成一组，若含最高位的组不足4位，在其左边加0补足4位。小数部分从最左边开始，向右每4位一组，若含最低位的一组不足4位，在其右边加0补足4位。分割后，将每组用一位十六进制数码取代即可。例如，把1011111011.110111011转为十六进制，方法如下：

001011111011.110111011000↓↓↓↓↓↓2FB.DD8

即1011111011.110111011B=2FB.DD8H。

十六进制→二进制

:将每1位十六进制数用4位二进制数取代，若最前面或最后面有0则去之。例如，将十六进制数C35A.FE转为二进制数，方法如下:C35A•FE↓↓↓↓↓↓1100001101011010.11111110

即。第四页，共二十四页，2022年，8月28日十六进制与十进制相互转换十六进制→十进制:按展开式计算即可。十进制→十六进制:整数部分与小数部分分别转换。整数部分：除以16取余数，先为低位后为高位。小数部分：乘以16取整数，先为高位后为低位。《嵌入式应用技术基础教程》课件第五页，共二十四页，2022年，8月28日

TTL是Transistor-TransistorLogic的缩写，TTL电路是晶体管-晶体管逻辑电路的简称，这种数字集成电路的输入端和输出端的电路结构都采用了半导体三极管。

TTL电路属于双极型数字集成电路，双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件，其主要特点是信号传输延时短，开关速度快、工作频率高，但制造工艺较复杂。

TTL电路是双极型数字集成电路中的主流产品，它具有结构简单、品种齐全、功耗适中、速度快、使用方便等优点，各种电子计算机、仪器仪表和自动控制设备都经常采用它作为基本逻辑元件。2.1.2数字电路中几个名词解释《嵌入式应用技术基础教程》课件第六页，共二十四页，2022年，8月28日

CMOS电路是在MOS电路的基础上发展起来的一种互补对称场效应管集成电路。MOS是Metal-Oxide-Simiconductor的缩写，MOS管是金属-氧化物-半导体场效应管的简称，这种类型的管子是由金属、氧化物和半导体组成的。而场效应管(FET-FieldEffectTransistor)也是一种具有PN结的半导体器件，它是利用电场的效应来控制电流，因此得名。

CMOS电路，大致有两大类型：一类是普通系列；另一类是高速系列，可与TTL的74LS系列电路兼容。2.1.2数字电路中几个名词解释《嵌入式应用技术基础教程》课件第七页，共二十四页，2022年，8月28日

电平就是电位，在数字电路中，人们习惯用高、低电平一词来描述电位的高低。高电平是一种状态，而低电平则是另外一种不同的状态，它们表示的都是一定的电压范围，而不是一个固定不变的数值。例如，在TTL电路中，常规定高电平的额定值为3V，低电平的额定值为0.2V。而从0V到0.8V都算作低电平，从2V到5V都算作高电平。在数字电路中，如果用数字1表示高电平状态，用数字0表示低电平状态，则称之为正逻辑；如果用数字0表示高电平状态，用数字1表示低电平状态，则称之为负逻辑。一般情况使用正逻辑。

2.1.2数字电路中几个名词解释《嵌入式应用技术基础教程》课件第八页，共二十四页，2022年，8月28日

2.1.3门电路《嵌入式应用技术基础教程》课件三种最基本逻辑关系

三种最基本的逻辑门其它基本逻辑门

三态输出与非门(3S门)

第九页，共二十四页，2022年，8月28日三种最基本逻辑关系《嵌入式应用技术基础教程》课件①“与”逻辑关系:

当决定一件事情的各个条件全部具备时，这件事才会发生，这样的因果关系我们称之为“与”逻辑关系。②“或”逻辑关系:

在决定一件事情的各个条件中，只要具备一个或者一个以上的条件，这件事就会发生，这样的因果关系我们称之为“或”逻辑关系。③“非”逻辑关系:

非就是相反，就是否定。

ABZAR

☼Z

灯泡B☼AZ

灯泡☼

灯泡电源电源电源与逻辑关系例或逻辑关系例非逻辑关系例第十页，共二十四页，2022年，8月28日三种最基本的逻辑门《嵌入式应用技术基础教程》课件ABZ00

001

010

011

1①与门：实现与逻辑关系的电路称为与门。表达式为:Z=A·B②或门：实现或逻辑关系的电路称为或门。表达式为:Z=A+B③非门：实现非逻辑关系的电路称为非门。表达式为:Z=A与门逻辑真值表

ABZ00

001

110

111

1或门逻辑真值表

AZ0

11

0非门逻辑真值表

第十一页，共二十四页，2022年，8月28日其它基本逻辑门①与非门：与非门逻辑功能是：只有所有输入为1时，输出才是0，否则输出为1。其表达式为：Z=A·B。②或门：或非门逻辑功能是：只有所有输入为0时，输出才是1，只要有一个或一个以上的输入为1，输出就是0。其的表达式为：Z=A+B。③异或门和同或门：异或门有两个输入端A、B，一个输出端Z。异或门的逻辑功能是：当两个输入端相异（一个为1，另一个为0）时，输出为1，当两个输入相同时，输出为0。其的表达式为：Z=A⊕B，用符号⊕代表异或。异或门的倒相就是异或非门，也叫同或门，其的表达式为：Z=A⊕B，或Z=A⊙B。《嵌入式应用技术基础教程》课件

第十二页，共二十四页，2022年，8月28日三态输出与非门(3S门)

《嵌入式应用技术基础教程》课件

三态输出与非门，又称三态电路、三态门、TS(ThreeState或Tristate)输出电路、3S门。普通门只有“1”和“0”两种状态，三态门除有这两种状态外，还有第三种状态—高阻状态(或称禁止状态)。三态门中有个通常记为E的使能端(也叫三态控制端)，当E=0时，输出端Z与输入端A相同，而当E=1时，输出端Z呈高阻状态。利用这种特点，通过E=1控制让出输出端，供其它线路使用。实现这种三态输出关系的电路称为三态门。三态门的符号见下图，其逻辑真值表见下表。与非门逻辑符号EA

Z00

001

11任意高阻三态门真值表返回第十三页，共二十四页，2022年，8月28日2.2嵌入式应用的常用元器件2.2.1二极管原理:由P型半导体和N型半导体形成的P-N结，在界面处两侧形成空间电荷层，有自建电场。二极管最重要的特性是单向导电性，即电流只能从二极管的正极流入，负极流出。根据这个特性，可以将二极管广泛应用于整流、检波、限幅、元件保护等场合。在数字电路中，通常将二极管作为一个开关元件来使用。正向偏置将二极管的正极接在高电位端，负极接在低电位端，二极管就会导通。

反向偏置正极接在低电位端，负极接在高电位端，此时二极管中几乎没有电流流过，二极管处于截止状态。二极管的开关特性表现在正向导通与反向截止两种状态之间的切换。二极管从反向截止到正向导通所需要的时间很短，一般可以忽略不计，但从正向导通到反向截止的转换则需要一定的时间。

《嵌入式应用技术基础教程》课件第十四页，共二十四页，2022年，8月28日2.2.2半导体三极管（1）三极管的结构

三极管由两个PN结和三个电极构成。常见的三极管结构有平面型和合金型两类。硅管主要是平面型，锗管主要是合金型。NPN型和PNP型三极管具有相同的工作原理，但使用连接电源的极性不同，管子间的电流方向不同。各种三极管都分为发射区、基区和集电区三个区域，三个区域的引出线分别称为发射极、基极和集电极，并分别用E、B和C来表示。发射区和基区之间的PN结叫发射结，集电区和基区之间的PN结叫集电结。《嵌入式应用技术基础教程》课件电路符号BCEBCENPN型晶体管PNP型晶体管第十五页，共二十四页，2022年，8月28日（2）三极管的三种工作状态

《嵌入式应用技术基础教程》课件截止状态：发射结反偏或VI小于PN结的导通压。放大状态：发射结正偏，集电结反偏。饱和状态：电流IB＞IBS，集电结和发射结电压均正偏。+Vcc+­TcbeRRbVIiBiCC=0iCIB1IB2B3IB4IB5IB

=IBSABCDEvCEVCCVCC/RCICS0.7VI第十六页，共二十四页，2022年，8月28日NPN型三极管为三种工作状态的特点《嵌入式应用技术基础教程》课件工作状态

条件

工作特点偏置情况

集电极电流管压降

近似的等效电路

c、e间等效电阻截止IB≈0发射结<0.5V集电结反偏IC≈0VCC≈VCE很大，约为几百千欧，相当于开关断开放大0<IB<IBS发射结正偏且>0.5V集电结反偏IB=βICVCE=VCC-ICRC可变饱和IB>IB发射结正偏且>0.5V集电结正偏IC=ICS≈VCC/RCVCE=VCC≈0.3V很小，约为几百欧，相当于开关闭合bceICIBβIBcbe0.7VICIBcbe0.7V第十七页，共二十四页，2022年，8月28日（3）三极管的计算实例例2.1电路及参数如图2-18所示，设输入电压VI=3V，三极管的VBE=0.7V。①若β＝60，试判断三极管是否饱和，并求出IC和VO的值。②将RC改为6.8kΩ，重复以上计算。③将RC改为6.8kΩ，再将Rb改为60kΩ，重复以上计算。《嵌入式应用技术基础教程》课件+V(+12V)+­TcbeRRbCCVi100KΩC10KΩ­+VO第十八页，共二十四页，2022年，8月28日锁存器《嵌入式应用技术基础教程》课件

提供数据锁存的元件，在总线电路中，锁定数据输出，使输出端不随输入端变化。锁存器由几个D触发器组成，有输入/输出使能控制端和时钟。在实际应用中常常利用锁存器保存要显示的数据，以便数据能在指定时间内保持在显示的输入端，从而实现I/O口的多路复用。输出控制GD输出0111010100Χ

Qn1ΧΧ高阻

8位锁存器74LS373功能表第十九页，共二十四页，2022年，8月28日（1）PLD发展历史及概述

早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可擦除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。20世纪80年代中期，Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD(ComplexProgrammab1eLogicDevice)和与标准门阵列类似的FPGA(FieldProgrammableGateArray)，它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。可编程逻辑器件PLD(Programmab1eLogicDevice)《嵌入式应用技术基础教程》课件第二十页，共二十四页，2022年，8月28日

FPGA、CPLD类型的结构是由三大部分组成的。①一个二维逻辑块阵列(LAB)，构成了PLD器件的逻辑组成核心。②输入／输出块。③连接逻辑块的连线资源：由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接。（2）FPGA/CPLD《嵌入式应用技术基础教程》课件

返回第二十一页，共二十四页，2022年，8月28日2.3嵌入式应用技术的常用术语模拟信号：时间连续、数值也连续的物理量，如温度、压力、流量、速度、声音等。在工程技术上，为了便于分析，常用传感器、变换器将模拟量转换为电流、电压或电阻等电学量。

数字信号：是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0）。数字量：需处理的信息包括开关量、脉冲量和数码。只读存储器(ROM，ReadOnl