第一章集成电路制造工艺

第一章集成电路制造工艺

集成电路（IC——IntegratedCircuit）制造工艺是集成电路实现的途径，也是集成电路设计的基础。1集成电路制造工艺分类1.双极型工艺（bipolar）2.MOS工艺3.BiMOS工艺2§1-1双极型集成电路工艺

(P1~5)3

思考题1.与分立器件工艺有什么不同？2.需要几块光刻掩膜版(mask)?3.每块掩膜版的作用是什么？4.器件之间是如何隔离的？5.器件的电极是如何引出的？41.1.1典型PN结隔离工艺流程P-Sub衬底准备（P型）光刻n+埋层区氧化n+埋层扩散清洁表面5P-Sub1.1.1典型PN结隔离工艺流程（续1）生长n-外延隔离氧化光刻p+隔离区p+隔离扩散p+隔离推进、氧化N+N+N-N-61.1.1典型PN结隔离工艺流程（续2）光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散氧化71.1.1典型PN结隔离工艺流程（续3）光刻磷扩散区磷扩散氧化P-SubN+N+N-N-P+P+P+PP81.1.1典型PN结隔离工艺流程（续4）光刻引线孔清洁表面P-SubN+N+N-N-P+P+P+PP91.1.1典型PN结隔离工艺流程（续5）蒸镀金属反刻金属P-SubN+N+N-N-P+P+P+PP101.1.1典型PN结隔离工艺流程（续6）钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口后工序111.1.2典型PN结隔离工艺

光刻掩膜版汇总埋层区隔离墙硼扩区磷扩区引线孔金属连线钝化窗口GNDViVoVDDTR121.1.3外延层电极的引出欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB131.1.4埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响（第二章介绍）141.1.5隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成两个背靠背的反偏二极管。N+N+N--epiPN--epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶N+埋层N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB钝化层151.1.6其它双极型集成电路工艺简介对通隔离：减小隔离所占面积泡发射区：减小发射区面积磷穿透扩散：减小串联电阻离子注入：精确控制参杂浓度和结深介质隔离：减小漏电流光刻胶BP-SubN+埋层SiO2P+P+P+PPN+N+N+N+CECEBB161.1.7习题P14:1.1工艺流程及光刻掩膜版的作用1.3（1）①②

识版图1.5集成度与工艺水平的关系1.6工作电压与材料的关系17§1.2

MOS集成电路工艺

(P5~11)

18

思考题1.需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化（LOCOS)？

（LocalOxidationofSilicon)

3.什么是硅栅自对准(SelfAligned)？4.N阱的作用是什么？5.NMOS和PMOS的源漏如何形成的？6.衬底电极如何向外引接？191.2.1N阱硅栅CMOS工艺主要流程

（参考P阱硅栅CMOS工艺流程）

1.衬底准备P+/P外延片P型单晶片20P-Sub1.2.1N阱硅栅CMOS工艺主要流程（续）

2.

氧化、光刻N-阱(nwell)211.2.1N阱硅栅CMOS工艺主要流程（续）

3.N-阱注入，N-阱推进，退火，清洁表面N阱P-Sub22P-SubN阱1.2.1N阱硅栅CMOS工艺主要流程（续）

4.长薄氧、长氮化硅、光刻场区(active反版)23P-Sub1.2.1N阱硅栅CMOS工艺主要流程（续）

5.场区氧化（LOCOS）,清洁表面

(之前可做N管场区注入和P管场区注入，提高场开启；改善衬底和阱的接触，减少闩锁效应）24P-Sub1.2.1N阱硅栅CMOS工艺主要流程（续）

6.栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶（polysilicon—poly)（之前可作开启电压调整注入）251.2.1N阱硅栅CMOS工艺主要流程（续）

7.P+active注入（Pplus）（

硅栅自对准）P-SubP-SubP-Sub261.2.1N阱硅栅CMOS工艺主要流程（续）

8.

N+active注入（Nplus—Pplus的反版）

（

硅栅自对准）P-SubP-SubP-Sub271.2.1N阱硅栅CMOS工艺主要流程（续）

9.淀积BPSG，光刻接触孔(contact)，回流P-SubP-Sub281.2.1N阱硅栅CMOS工艺主要流程（续）

10.蒸镀金属1，反刻金属1（metal1)P-Sub291.2.1N阱硅栅CMOS工艺主要流程（续）

11.绝缘介质淀积，平整化，光刻通孔(via)P-SubP-Sub301.2.1N阱硅栅CMOS工艺主要流程（续）

12.蒸镀金属2，反刻金属2（metal2)P-Sub311.2.1N阱硅栅CMOS工艺主要流程（续）

13.钝化层淀积，平整化，光刻钝化窗孔(pad)P-Sub321.2.2N阱硅栅CMOS工艺

光刻掩膜版汇总简图N阱有源区多晶PplusNplus引线孔金属1通孔金属2钝化331.2.3局部氧化的作用2.减缓表面台阶3.减小表面漏电流P-SubN-阱1.提高场区阈值电压341.2.4硅栅自对准的作用在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。P-SubN-阱351.2.5MOS管衬底电极的引出NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。P-SubN-阱361.2.6其它MOS工艺简介双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等多层金属：便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路P阱CMOS工艺，双阱CMOS工艺E/DNMOS工艺371.2.7习题1.阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光刻掩膜版及其作用。2.

NMOS管源漏区的形成需要哪些光刻掩膜版。38§1.3BICMOS工艺简介双极型工艺与CMOS工艺相结合，综合了双极器件高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点，适合模拟和数/模混合电路。(P11~14)391.3.1以CMOS工艺为基础的BI-MOS工艺

1.以P阱CMOS工艺为基础N+N+P+P+P-wellNSubNMOSPMOSN-epiN-epiP-wellP+BLP+BLN+N+PN+N+PP+横向NPN纵向NPN401.3.1以CMOS工艺为基础的BI-MOS工艺

2.以N阱CMOS工艺为基础P+P+N+N+N-wellPS