第5章组合逻辑电路

5.2逻辑代数基础5.3基本门电路5.4CMOS门电路5.5TTL门电路5.6门电路的其它问题5.7组合逻辑电路分析与设计5.8加法器5.9编码器

第5章组合逻辑电路5.1数字电路与数字信号

5.11数据选择器5.12数值比较器5.10译码器1掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。3会分析和设计简单的组合逻辑电路。4理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。5学会数字集成电路的使用方法。本章要求：2会用逻辑代数的基本运算法则化简逻辑函数。第5章组合逻辑电路5.1

数字电路与数字信号模拟信号数字信号电子电路中的信号5.1.1数字电路正弦波tu三角波tu

前面学习的是模拟电子电路，它的工作信号是模拟信号，这种信号在时间上和数量上都是连续的。

处理模拟信号的电路称为模拟电路。如整流电路、放大电路等，注重研究的是输入和输出信号间的大小及相位关系。

5.1.2数字信号与逻辑信号

尖顶波t矩形波t

处理数字信号的电路称为数字电路，它注重研究的是输入、输出信号之间的逻辑关系。它是一种跃变信号，在电路中往往表现为突变的电压或电流，所以又叫脉冲信号。从本章开始学习数字电子电路，它的工作信号是数字信号，这种信号在时间上和数量上都是离散的。脉冲信号正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低如：0+3V0-3V正脉冲0+3V0-3V负脉冲在数字电路中，常用数字“0”和“1”来表示。这里的“0”和“1”，不是十进制数中的数字，而是逻辑“0”和逻辑“1”；

逻辑“0”和逻辑“1”表示彼此相关又互相对立的两种状态。例如，“是”与“非”、“开”与“关”、“低”与“高”等等,因而常称为数字逻辑。例：周期性数字脉冲波高电平持续时间为6ms，低电平持续时间为10ms,则，占空比2.占空比q-----表示脉冲宽度占整个周期的百分比: q1.脉冲宽度tw-----表示脉冲作用的时间。q=

6ms/(6+10)ms=37.5%5.1.3数字信号的主要参数t/mstwU/VT3.上升时间tr

和下降时间tf----从脉冲幅值的10%到90%所经历的时间。典型值为几十个纳秒（ns）

非理想脉冲波形

1、工程性:数字电路中，电路只有两种工作状态，三极管不是工作在饱和区就是工作在截止区。三极管饱和导通用高电平“1”表示，三极管截止用低电平“0”表示，而且我们只关心信号的“有”和“无”，电平的“高”和“低”，而不去理会其具体的精确数值。电平从3.6V—5V均称为高电平“1”，0.0V—0.4V均称为低电平“0”，其微小的变化是无意义的。这与模拟电路相比，更突出了工程特点。5.1.4数字电路的小结

数字电路的特点2、可靠性高3、集成度高数字电路的抗干扰能力强，固而可靠。现在，越来越多的模拟产品被数字产品所替代，从手表到电视机、手机等等。在信号的传送过程中，数字传送比模拟传送也要可靠的多。

数字电路的分析方法与测试技术1分析方法数字电路的研究对象是电路的输入与输出之间的逻辑关系；三极管工作在开关状态，所以，分析方法不能再是模拟电路中的图解法、小信号模型分析法，而是采用布尔代数、真值表、卡诺图、逻辑表达式等。2测试技术测试设备为：数字万用表、电子示波器等。具体测试技术将在实验课中详细介绍。随着现代科学技术的发展，分析、仿真与设计数字电路或系统，可采用VHDL、Verilog等硬件描述语言以及Max+plusII、QuartusII软件，借助计算机实现电路设计自动化，这种方法对于设计较复杂的数字系统，优点更为突出。数字电路与模拟电路的比较模拟电子电路数字电子电路工作信号模拟信号（连续的）数字信号（离散的）三极管工作状态放大状态饱和或截止状态分析工具图解法、等效电路法逻辑代数研究的主要问题放大性能逻辑功能基本单元电路放大器逻辑门、触发器主要电路功能放大作用算术运算、逻辑运算5.2.1

数制与码制

多位数码中，每位的构成方法以及从低位到高位的进位规则称为数制。数字电路中常用进制有十进制（Decimal），二进制(Binary)、十六进制（Hexadecimal）和八进制（Octal）。(i=0~n-1,n是整数部分的位数)任意进制数表达式的普遍形式：1、数制式中:S为任意数，N为进制，Ki

为第

i位数码的系数，Ni为第i

位的权。5.2逻辑代数基础特点：

1、任何一位数可以而且只可以用0,1,2,3,4,5,6,7,8,9这十个数码表示。

2、进位规律是“逢十进一”。即9+1=10=1×101+0×100例如：

式中，102

、101

是根据每一个数码所在的位置而定的，称之为“权”。3、在十进制中，各位的权都是10的幂，而每个权的系数只能是0～9这十个数码中的一个。(1)十进制数一般表达式:位权系数

在数字电路中，计数的基本思想是要把电路的状态与数码一一对应起来。显然，采用十进制是十分不方便的。它需要十种电路状态，要想严格区分这十种状态是很困难的。特点二进制数的一般表达式为:1、任何一位数可以而且只可以用0和1表示。2、进位规律是：“逢二进一”。3、各位的权都是2的幂。(2)二进制数位权系数例如：1+1=10=1×21

+0×20例试将二进制数(01010110)B转换为十进制数。解：将每一位二进制数乘以位权然后相加便得相应的十进制数。

位数太多，不符合人的习惯，不能在头脑中立即反映出数值的大小，一般要将其转换成十进制后，才能反映。二进制的优点：1、易于电路实现---每一位数只有两个值，可以用管子的导通或截止，灯泡的亮或灭、继电器触点的闭合或断开来表示。

2、基本运算规则简单二进制的缺点：(01010110)B=26+24+22+21=（86)D十进制数转换成二进制数：

常用方法是“按权相加”。

（Ⅰ）

整数部分用“辗转相除”法:

将十进制数连续不断地除以2,直至商为零，所得余数由低位到高位排列，即为所求二进制数二进制数转换成十进制数：整数部分小数部分(3)十～二进制之间的转换例如:(63)10==(?)26321=b01=b53153171=b11=b21=b31=b42222余数故(63)10=(111111)2

若十进制数较大时，不必逐位去除2，可算出2的幂与十进制对比，如：

（261)10=(?)2∵28=256，261–256=5，(5)10=(101)2,∴(261)10=(100000101)2*（Ⅱ）

十进制小数可表示为：等式两边依次乘以2,可分别得b-1、b-2…..:例

将(0.706)D转换为二进制数，要求其误差不大于2-10。解：按式(1.3.5)所表达的方法，可得、……如下：0.706×2=1.412……1……b－10.412×2=0.824……0……b－20.824×2=1.648……1……b－30.648×2=1.296……1……b－40.296×2=0.592……0……b－50.592×2=1.184……1……b－6

0.184×2=0.368……0……b－7

0.368×2=0.736……0……b－8

0.736×2=1.472……1……b－9

由于最后的小数小于0.5，根据“四舍五入”的原则，应为0。所以，(0.706)D=(0.101101001)B，其误差特点：(3)八进制1、八进制数以8为基数，采用0,1,2,3,4,5,6,7八个数码表示任何一位数。

2、进位规律是“逢八进一”。

3、各位的权都是8的幂。例如

(144)O=64+32+4=(100)D二进制转换成八进制：八进制转换成二进制：将每位八进制数展开成三位二进制数，排列顺序不变即可。转换时，由小数点开始，整数部分自右向左，小数部分自左向右，三位一组，不够三位的添零补齐，则每三位二进制数表示一位八进制数。因为八进制的基数8=23

，所以，可将三位二进制数表示一位八进制数，即000～111

表示0～7例

(10110.011)B=例

(752.1)O=(26.3)O

(111101010.001)B特点：

1、十六进制数采用0,1,2,3,4,5,6,7,8,9,A、B、C、D、E、F十六个数码表示。

2、进位规律是“逢十六进一”。

3、各位的权都是16的幂。(4)十六进制二进制转换成十六进制：

因为16进制的基数16=24

，所以，可将四位二进制数表示一位16进制数，即0000～1111

表示0-F。十六进制转换成二进制：将每位16进制数展开成四位二进制数，排列顺序不变即可。例(BEEF)H=(1011111011101111)B例

(111100010101110)B=(78AE)H

几种数制之间的关系对照表十进制数二进制数八进制数十六进制数0123456789100000000001000100001100100001010011000111010000100101010012345671011120123456789A十进制数二进制数八进制数十六进制数111213141516171819200101101100011010111001111100001000110010100111010013141516172021222324BCDEF10111213142、码制例如，一位十进制数0~9十个数码，用四位二进制数表示时，其代码称为二——十进制代码，简称BCD代码。不同的数码不仅可以表示数量的大小，还可以表示不同的事物。用来表示不同事物的数码称为代码。编制代码遵循的规则叫做“码制”。BCD代码有多种不同的码制：8421BCD码、2421BCD码、余3码等。BCD(BinarycodedDecimal)代码十进制编码种类0123456789权8421码00000001001000110100010101100111100010018421余3码00110100010101100111100010011010101111002421码（A）000000010010001101000101011001111110111124212421码（B）00000001001000110100101111001101111011115211码0000000101000101011110001001110011011111余3循环码001001100111010101001100110111111110101024215211对于恒权码，将代码为1的数权值相加即可得代码所代表的十进制数。

余3码的编码规律：在依次罗列的四位二进制的十六种态中去掉前三种和后三种。所以叫“余3码”。余3循环码特点：相邻两个代码之间仅有一位的状态不同。因此将余3循环码计数器的输出状态译码时，不会产生竞争-冒险现象。余3码、余3循环码是无权码8421、2421和5211BCD码是恒权码例如（1001）8421BCD=（1111）2421BCD=（0111，1001）8421BCD=8+1=（9）102+4+2+1=（9）10（79）10在正逻辑中：（“1”表示事件的发生，“0”表示事件不发生）“1”表示条件具备、开关接通、高电平等。“0”

表示条件不具备、开关断开、低电平等。逻辑关系→事物的条件与结果之间的关系。参与逻辑运算的变量叫逻辑变量，用字母A，B……表示。每个变量的取值非0即1。0、1不表示数的大小，而是代表两种不同的逻辑状态。5.2.2逻辑代数中的基本逻辑关系2、与逻辑真值表3、与逻辑函数式4、与逻辑符号5、与逻辑运算00=001=010=011=1Y=ABA

BY000110110001逻辑代数中的三种基本逻辑运算一、与逻辑运算1、与逻辑定义当决定某一事件的所有条件都具备时，事件才能发生。这种决定事件的因果关系称为“与逻辑关系”。ABYY0二、或运算

当决定某一事件的一个或多个条件满足时,事件便能发生。这种决定事件的因果关系称为“或逻辑关系”。AB0110111112、或逻辑真值表3、或逻辑函数式4、或逻辑符号Y=A+B0+0=0；0+1=1；1+0=1；1+1=15、或逻辑运算1、或逻辑定义00ABY三、非运算

条件具备时，事件不能发生；条件不具备时事件一定发生。这种决定事件的因果关系称为“非逻辑关系”。5、非逻辑运算4、非逻辑符号3、非逻辑函数式2、非逻辑真值表AY0110Y=A'0'=11、非逻辑定义AY1'=0四、几种最常见的复合逻辑运算1、与非Y=(AB)'AB00011011Y11102、或非AB00011011Y1000Y=(A+B)'3、同或AB00011011Y1001Y=AB+A'B'=A⊙B4、异或AB00011011Y0110Y=A'B+AB'=ABABYABYABYABY5.2.3逻辑代数的基本公式序号公式序号公式1010·A=01'=00'=1111+A=121·A=A120+A=A3A·A=A13A+A=A4145A·B=B·A15A+B=B+A6A·(B·C)=(A·B)·C16A+(B+C)=(A+B)+C7A·(B+C)=A·B+A·C17A+B·C=(A+B)·(A+C)8189A·A'=0A+A'=1(A·B)'=A'+B'(A+B)'=A'B'(A')'=A19A+A'B=A+B1、逻辑代数基本公式试证明：A+AB=A1)列真值表证明2)利用基本公式证明1、A+A'B=A+B的推广A+A'BC=A+BCAB+(AB)'C=AB+CA'+AB=A'+B(AB)'+ABC=(AB)'+C=A

'+B

'+C2、(AB)'=A+B的推广(ABC)

'=同理：A+B+C=(ABC)'（2）推广举例AB00011011A+AB0+0·0=00+0·1=0

1+1·0=11+1·1=1A0011A+AB=A(1+B)=A·1=A

2、常用公式的证明与推广（1）证明举例A'+B'+C'5.2.4逻辑函数的表示方法例：某一逻辑电路，对输入两路信号A、B进行比较，1、真值表表示法ABY000110110110真值表表示法、逻辑函数式表示法、逻辑图表示法、波形图表示法、卡诺图表示法等。试表示其逻辑关系。A、B相异时，输出为1；相同时，输出0。输入输出（状态表表示法）逻辑函数的表示方法常用的有：2、逻辑函数式表示法二变量的全部最小项AB最小项编号00011011ABm0A'B'A'BAB'm1m2m3三变量的全部最小项ABC最小项编号000001010011100101110111m0m1m2m3m4m5m6m7四变量的全部最小项编号为m0~m15

在

n变量逻辑函数中，若

m

是包含

n

个因子的乘项积，而且这n个变量均以原变量或反变量的形式在

m

中出现一次，则称m

为该组变量的最小项。（略）

在逻辑函数真值表中，依次将输出为“1”所对应输入变量的最小项相加，即可得对应的函数式。ABY000110110110Y=+AB'已知：所以：3、逻辑图表示法ABYAB'A'B=m1+m2=（

m1

，m2

）4、波形图表示法ABYA'B5、卡诺图表示法Y=AB+(A'+B')C5.2.5逻辑函数的公式化简法1、逻辑函数最简标准2、常用的最简形式

逻辑函数式中，包含的或运算的项最少；每一项中包含与运算的因子最少，则此函数式为最简函数式。与-或式和与非-与非式。=AB+(AB)'C=AB+C=((AB+C)')'

((AB)'C')'例：Y=AB+A'C+B'C化为=（最简与非-与非式）将与-或式取两次非可得与非-与非式。（最简与或式）

二输入四或门74LS32一片只需要：二输入四与非门74LS00一片按与-或式AB+C设计此逻辑电路，需两块芯片按与非-与非式

((AB)'C')'设计，二输入四与门74LS08一片3、公式化简法常用的公式化简方法：利用基本公式和常用公式，再配合并项法、吸收法、配项法。ABCYABYC例1：化简（1）并项法例2：化简（2）配项法例3：化简（3）加项法（4）吸收法吸收例4：化简例5：化简吸收吸收吸收吸收5.2.6逻辑函数的卡诺图化简法

将

n

变量的全部最小项各用一个小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻，所得图形叫

n

变量全部最小项的卡诺图。一、卡诺图（n

变量全部最小项的卡诺图）1、一变量全部最小项的卡诺图一变量Y=F（A），YA01AA'YA01m0m1全部最小项：A，A'卡诺图：ABY0101m0m1m2m3YAB00011110ABABABAB00011110YABm0m1m3m2YABC0100011110m0m1m4m5m3m2m7m62、二变量全部最小项的卡诺图Y=F（A、B）YABC0001111001m0m1m4m5m3m2m7m63、三变量全部最小项的卡诺图Y=F（A、B、C）YABCD0001111000011110m0m1m4m5m3m2m7m6m12m13m8m9m15m14m11m104、四变量全部最小项的卡诺图Y=F（A、B、C、D）注意：左右、上下；在卡诺图中，每一行的首尾；每一列的首尾；的最小项都是逻辑相邻的。利用基本公式

A+A'=1可以把任何逻辑函数化为最小项之和的标准形式。

例1：Y=AB+B

'

可化为（1）逻辑函数的最小项之和形式=AB=∑（m0，m2，m3）例2：Y=AB+C可化为Y=AB=ABC+ABC'+ABC+A'BC+AB'C+A'B'C=∑（m1，m3，m5，m6，m7）+AB'+A'B'=m3+m2+m0（A+A'）B'+Y=AB

+m6+m7

+m3

+m5+m1=m7+C(C+C')

(A+A')(B+B')二、用卡诺图表示逻辑函数卡诺图：YABC010001111011111100=∑(m1,m2,m3,m4,m5,m6)（2）用卡诺图表示逻辑函数的方法：把已知逻辑函数式化为最小项之和形式；将函数式中包含的最小项在卡诺图对应的方格中填1，其余方格中填0。方法一：解：对于A’C有：对于BC’有：对于B’C有：根据函数式直接填卡诺图方法二：YABC0100011110111110011例1：

用卡诺图表示之。1对于AC’有：方法：1.将逻辑函数化为最小项表达式；

2.填写卡诺图。例2用卡诺图表示逻辑函数。Fm0m3m2m4m6m5m7m111111000解1.将逻辑函数化为最小项表达式；2.填写卡诺图。00000画出下式的卡诺图例3解:1.将逻辑函数化为最小项表达式；2.填写卡诺图。

三、用卡诺图化简逻辑函数卡诺图化简的依据相邻项相加时，反复应用，公式，函数表达式的项数和每项所含的因子数就会减小.用卡诺图化简逻辑函数的一般步骤:

A.画出逻辑函数的卡诺图。B.合并最小项，即将相邻的为1的方格圈成一组。C.将所有包围圈对应的乘积项相加。D.一个包围圈的方格数要尽可能多,包围圈的数目要可能少。C.同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。A.包围圈内的方格数一定是2n个，且包围圈必须呈矩形。B.循环相邻特性包括上下底相邻，左右边相邻和四角相邻。画包围圈时应遵循的原则：X卡诺图化简举例例1

用卡诺图化简逻辑函数1111111111000000例2用卡诺图化简逻辑函数11111111111111111111例3用卡诺图化简逻辑函数1111111111111100该例说明：画包围圈时，可包围1，也可包围0若卡诺图中1的数目远远大于0的数目，则可圈0。例4：用卡诺图将逻辑函数化简为最简与或式。Y4ABCD00011110000111101111111100000000解：由表达式画出如图所示的卡诺图。化简后得：注意：1）图中的虚线圈是多余的，应去掉。如果要按照虚线来画，则矩形圈不是最少，所得结果也不是最简。2)图中的卡诺图是利用了四角相邻性。?**含无关项的逻辑函数及其化简无关项：A.

填卡诺图时，在无关项对应的方格内填任意符号“×”。处理方法：B.化简时即可将“×”视为“1”，也可视为“0”，具体根据需要而定。

真值表内对应于某些变量组合，函数值可以是任意的。或者说，这些变量组合根本不会出现，则这些变量组合对应的最小项称为无关项，也称任意项。所谓任意项就是，其取值是任意的，可取“1”，也可取“0”。F=A+BC+BD画出逻辑函数的卡诺图BDBCA含无关项的逻辑函数化简举例例试用卡诺图化简逻辑函数化简时可根据需要将无关项视为“1”或视为“0”，这样就使函数化到最简。化简逻辑函数

5.3基本门电路教学基本要求1、了解半导体器件的开关特性。2、掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OC门的逻辑功能。3、学会逻辑电路逻辑功能分析。4、掌握逻辑门的主要参数及在应用中的接口问题。

5.3基本门电路构成数字逻辑电路的基本元件。用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路门电路：分类：二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门分立集成NMOS门TTL--三极管-三极管HTL–高阈值ECL–射极耦合I2L–集成注入5.3.1二极管、三极管和MOS管开关等效电路开关闭合当Ua>Ub时，D导通开关断开当Ua≤Ub时,D截止当Ub为高电平UIH时，T饱和当Ub为低电平UIL时，T截止开关闭合开关断开一、二极管开关等效电路（理想情况下）二、三极管开关等效电路（理想情况下）cbebce5.3.2二极管与门

（2）

工作原理DaDbUYUaUb0003v3v03v3v（3）真值表（状态表）（4）输出函数式Y=A•B

（5）逻辑符号YAB0O011011Y0001导通导通导通导通导通导通截止截止0.7V0.7V0.7V3.7vAB（1）电路组成（以二输入为例）+VCCRABYDaDb设：VCC=5V，UIH=3v,UIL=0v二极管正向压降0.7V。（1）电路组成(以二输入为例)

（2）工作原理UaUb0003v3v03v3v（3）真值表AB00011011Y0111

（4）输出函数式Y=A+B（5）逻辑符号截止截止截止截止导通导通导通导通DaDbUY2.3v2.3v2.3v05.3.3二极管或门ABYVcc（3）真值表A01Y10（4）输出函数式（5）逻辑符号（2）工作原理（1）电原理图Ua03vT截止饱和UY05.3.4三极管非门Y=AAY5.7

组合逻辑电路的分析与设计

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与信号作用前电路的输出状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn......组合逻辑电路输入输出5.7.1组合逻辑电路的特点及分析方法2、分析组合逻辑电路功能步骤：写逻辑函数式简化函数式列真值表描述电路功能1、特点：（1）电路由逻辑门构成（2）不含记忆元件（3）输出无反馈到输入的回路（4）输出与电路原来状态无关已知组合电路例1：分析下图的逻辑功能(1)写出逻辑表达式Y1.ABYY3Y2..(AB)'(A(AB)')'(B(AB)')'(2)应用逻辑代数化简反演律反演律(3)列逻辑状态表ABY001100111001Y=A

'B+AB'=AB逻辑式(4)分析逻辑功能当输入相异时输出为“1”，输入相同输出为“0”，称为“异或”逻辑关系。这种电路称“异或”门。ABY逻辑符号(1)写出逻辑式例2：分析下图的逻辑功能.(AB)'(A'B')'化简.BAYA'

B'

Y=((AB)'(A'B')')'=AB+A'B'(2)列逻辑状态表(3)分析逻辑功能

输入相同输出为“1”，输入相异输出为“0”，称为“判一致电路”(“同或门”)

，可用于判断各输入端的状态是否相同。=(AB)'逻辑式=ABABY001100100111Y=AB+A'B'逻辑符号ABY设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B'Y.BAC0B11打开写出逻辑式：=AC+BC'Y=((AC)'(BC')')'例3：分析下图的逻辑功能01A'设：C=1打开选通A信号Y.BAC1A封锁写出逻辑式：=AC+BC'Y=((AC)'(BC')')'打开【例1】试设计一个三人多数表决电路，要求提案通过时输出为1，否则为0。一、设计方法（用基本门设计电路）

二、举例1、列真值表解：2、填卡诺图化简逻辑函数00010111010011

ABCY0

000011001011101

1111100001BC0001111001AY用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与——或式用多种基本门设计逻辑电路变为与非——与非式写逻辑函数式逻辑状态赋值5.7.2组合逻辑电路的设计方法3、输出函数式4、用与门、或门设计电路5、用与非门设计电路思考：若只用二输入与非门设计电路，如何画逻辑图？Y=AB+BC+AC提示：的形式画逻辑图。ABCY将函数式化为ABCY例2:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：车间开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。解：

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工运行“1”不运行“0”(1)根据逻辑要求列状态表011100101000110110100101

0011100110111000ABC

“0”G2G1(2)由状态表写出逻辑式ABC001001111011110000G1或由卡图诺可得相同结果(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC001001111011110000G2(5)画出逻辑图ABCG1G25.8

加法器十进制：0~9十个数码，“逢十进一”。

在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。

在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。在数字系统中，加法器是算术运算的基本组成单元。加法器:

实现二进制加法运算的电路进位如：0

0

0

0

11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现5.8.1半加器实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入被加数加数两个输出SCO本位和向高位的进位逻辑符号：半加器：ABSCO逻辑表达式逻辑图..ABSC真值表0001101100101001ABSCO输入输出5.8.2

全加器输入Ai被加数BiCi-1来自低位的进位加数输出本位和向高位的进位COSi实现两个一位二进制数相加，不仅要求本位和，而且还需考虑来自低位的进位。逻辑符号：

全加器：AiBiCi-1SiCOCOCI(1)列逻辑状态表(2)写出逻辑式输入输出ABCi-1COS00000101001110010111011100101001100101113、多位加法器两个多位数相加时每一位都可能出现进位信号，因此，必须使用全加器。串行进位加法器4位串行进位加法器：10011101111例如做14+7的运算：=（10101）2=16+4+1=（21）1001110(1110)2+(0111)20CO∑

CIABSCO∑

CIABSCO∑

CIABSCO

CIABS超前进位加法器串行进位运算速度慢，用超前进位法可提高运算速度。不片接时,芯片74LS83的CI

端应接低电平.常用4位超前进位加法器有74LS83等。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO5.9

编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。

n

位二进制代码有2n

种组合，可以表示2n

个信息。

要表示N个信息所需的二进制代码应满足:

2nN5.9.1普通编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码特点：任何时刻只允许输入一个编码信号，否则输出将发生混乱。1普通二进制编码器(1)分析要求：

输入有8个信号，即N=8，根据2n

N的关系，23=8，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)

设输入信号高电平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2

Y1

Y0(3)写出逻辑式并转换成“与非”式(4)画出逻辑图10000000111I7I6I5I4I3I1I2Y2Y1Y0(5)说明电路中的I0端可以去掉。因为当I7I6I5I4I3I2I1=0000000时，必然输出0的三位代码000所以I0端叫做隐含端。将十进制数0~9编成二进制代码的电路2、二–

十进制编码器（8421BCD编码器）表示十进制数4位10个编码器高低电平信号二进制代码

列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示0~9十个数码，最常用的是8421码。000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD码编码表

写出逻辑式并化成“或非”门和“与非”门

当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。

即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。5.9.2优先编码器当有多个输入端同时有信号输入时，怎么办？常用集成编码器1、74LS1481514131211109123456774LS1488168线-3线优先编码器74LS748的引脚图使能输入端优先标志输出端编码输出端编码输入端输入输出1××××××××111110×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101011111111111108线-3线优先编码器74LS748的功能真值表不允许编码允许编码优先编码74LS148电路的功能为：当为低电平时允许编码工作。则只对其最高位编码，在输出端对应输出自然三位二进制代码的反码，此时，使能输出端而当为高电平时，YS为高电平，电路禁止编码工作。为低电平；优先标志端若输入端有多个为低电平，电路框图2、74LS1470编码有效输出8421BCD反码10线—4线（实为9线—4线）当全为1时，输出0000的反码111174LS147没有端(去掉了隐含端）:二—十进制编码器是将十进制数0～9共十个对象用BCD码来表示的电路。，又称为10线—4线编码器。8421BCD编码器74LS147编码器功能表1111111111111输入(低电平有效)输出(8421反码)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

1101111111110

1110例:74LS147集成优先编码器(10线-4线)74LS147引脚图低电平有效1615141312111091234567874HC147GNDUCCNC5.10

译码器

译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。一、二进制译码器8个3位译码器二进制代码高低电平信号常用有：二进制译码器、二——十进制译码器、显示译码器5.10.1

二进制译码器1）真值表3）逻辑图

S’端为控制端（片选端、使能端）当S'=0时，译码器工作；当S'=1时，译码器禁止，所有的输出端均为0。输入输出A1A0Y3Y2Y1Y01000110100010100001010001、2位二进制译码器2）输出表达式A1Y3A0Y2Y1Y0S’4）逻辑符号(2线—4线译码器)输出0有效的2线—4线译码器可用与非门构成，输出1有效5）集成双2线—4线译码器0m'=01A'A'=()'=1m'2Y'2m'=3Y'3m'=01AA=()'74LS139输出0有效1Y'=()'01AA'=()'01A'AY'0Y3Y2Y1Y0A0A1S'Y'3Y'2Y'1Y'0A0A1S'74LS139Y'13Y'12Y'11Y'10Y'23Y'22Y'21Y'20A20A21S'2A10A11S'1输出逻辑表达式6)三位二进制译码器

三位二进制译码器即3线—8线译码器，常用3线—8线译码器有74LS138逻辑符号（输出0有效）：7)综合1）同理，四位二进制译码器为4线—16线译码器2）二进制译码器就是n线—2n线译码器，即，n变量全部最小项的译码器。当控制端S1S'2S'3=100时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y'7Y'6Y'5Y'4Y'3Y'2Y'1Y'0S'2S'3S1A2A1A0译码器禁止时，所有输出端都输出无效电平（高电平）。5.10.2二—十进制译码器（以8421BCD码的译码器为例）2、结构：4线—10线，没有片选端。3、常用集成8421BCD码译码器有74LS42，它有A3~A0四个输入端，有Y'9~Y'0十个输出端。1、功能：能将8421BCD码译成对应的高、低电平。逻辑符号见P2785.10.3显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二十进制代码译码器驱动器显示器等效电路：共阳极，需0驱动共阴极，需1驱动LED数码管外形图hagdbcef+Uabcdefgabcdefg1、七段字符显示器（七段数码管）由七个发光二极管组成的数码显示器叫做LED数码管，或LED七段显示器，可以显示十进制数。2、BCD码七段显示译码器为了使七段数码管显示BCD代码所表示的十进制数，必须使用显示译码器，将BCD代码译成数码管所需的驱动信号。常用可以驱动共阴极LED数码管的显示译码器有74LS248等。74LS248A3A2A1A0abcdefgabcdefg七段数码显示器Y'3Y'2Y'1Y'0A0A1S'Y'3Y'2Y'1Y'0A0A1S'1、译码器的功能扩展1）题意3线—8线译码器的真值表利用D2的0，使S'1=0,

(1)片作；使S'2=1,(2)片不工作。利用D2的1，使S'2=0,

(2)片工作；使S'1=1,(1)片不工作。2）连线图输入输出000111111101111110

1111110

111111011111101111110

1111110

11111101111111

D2D1D0Z'7Z'6Z'5Z'4

Z'3Z'2Z'1Z'0例：试用两片2线—4线译码器组成3线—8线译码器，将输入的

三位二进制代码D2D1D0译成8个独立的低电平信号Z'7~Z'0。001