第05章微机的存储器

微机的存储器5.1存储器的分类与组成5.2随机存取存储器（ＲＡＭ）5.3只读存储器（ＲＯＭ）5.4存储器的连接5.5

内存条技术的发展5.6

外部存储器5.7

光盘存储器第五章微机的存储器1、按存取速度和在计算机系统中的地位分类两大类：内存（主存）和外存（辅存）内存：CPU可以通过系统总线直接访问的存储器，用以存储计算机当前正在使用的程序或数据外存：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。不能被CPU直接访问。CPU需要使用这些信息时，必须要通过专门的设备（如磁盘，磁带控制器等）把信息成批的传送至内存来（或相反）――外存只与内存交换信息5.1存储器的分类与组成

图5.1为CPU与存储器的连接结构示意图。图中内存由半导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。一、半导体存储器的分类按使用的功能可分为两大类：随机存取存储器RAM(RandomAccessmemory)和只读存储器ROM(ReadOnlyMemory)。二、半导体存储器的组成由存储体、地址选择电路、输入输出电路和控制电路组成。100①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数

M：芯片的地址线根数

N：芯片的数据线根数

②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构(小容量)双译码结构(大容量)双译码可简化芯片设计主要采用的译码结构③片选和读写控制逻辑片选端CS或CE有效时，可以对该存储器芯片进行读写操作输出OE或RD控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE或WR控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线5.2随机存取存储器静态RAMSRAM2114SRAM6116动态RAMDRAM4116DRAM2116一、静态随机存取存储器SRAM（一）SRAM的基本存储电路由６个ＭＯＳ管组成的ＲＳ触发器.

负载管交叉耦合管行向选通门列向选通门（二）静态RAM的组成1.读出过程（1）地址码Ａ０－Ａ１１加到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在I／O电路的输入端。Ｉ／Ｏ电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上。（三）静态RAM的读/写过程（2）在送上地址码的同时，还要送上读/写控制信号（R/W或RD、WR）和片选信号（CS）。读出时，使R/W＝１，CS＝０，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。于是，存储单元中的信息被读出。（四）静态RAM芯片举例常用的Intel6116是CMOS静态RAM芯片，它的存储容量为2K×8位：416数据线，8根7动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的二、动态随机存储器(DRAM)(一）动态基本存储电路１．三管动态基本存储电路写入操作时，写选择线上为高电平，Ｔ1导通。待写入的信息由写数据线通过Ｔ1加到Ｔ2管的栅极上，对栅极电容Cg充电。若写入１，则Cg上充有电荷；若写入０，则Cg上无电荷。写操作结束后，Ｔ1截止，信息被保存在电容Cg上。读出操作时，先在Ｔ4管栅极加上预充电脉冲，使Ｔ4管导通，读数据线因有寄生电容CD而预充到１（ＶＤＤ）。然后使读选择线为高电平，Ｔ3管导通。若Ｔ2管栅极电容Cg上已存有“１”信息，则Ｔ2管导通。这时，读数据线上的预充电荷将通过Ｔ3,Ｔ2而泄放，于是，读数据线上为０。若Ｔ2管栅极电容上所存为“０”信息，则Ｔ2管不导通，则读数据线上为１。因此，经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。刷新２．单管动态基本存储电路

写入时，使字选线上为高电平，T1管导通，待写入的信息由位线D（数据线）存入Cs。读出时，同样使字选线上为高电平，T1管导通，则存储在Cs上的信息通过T1管送到D线上，再通过放大，即可得到存储信息。Intel211616K×1（二）动态RAM芯片举例Intel2116的内部结构如图5.11所示：动态RAM和静态RAM怎么选择？P182组成单元速度集成度应用外围复杂度SRAM触发器慢低小容量系统简单DRAM极间电容快高大容量系统复杂NVRAM带微型电池慢低小容量非易失简单需要注意：虽然单个单元的读写，DRAM比SRAM快，但是对于需要刷新的DRAM来说，每隔一段时间就需要耗费一定的时间刷新，所以整体速度SRAM比DRAM快一、只读存储器存储信息的原理和组成５.3只读存储器（ＲＯＭ）当字线上加有选中信号时，如果电子开关Ｓ是断开的，位线Ｄ上将输出信息１；如果Ｓ是接通的，则位线Ｄ经Ｔ１接地，将输出信息0。

ROM的组成由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。图5.13是有16个存储单元、字长为1位的ROM示意图。（一）不可编程掩模式MOS只读存储器由器件制造厂家根据用户事先编好的机器码程序，把0、1信息存储在掩模图形中而制成的ROM芯片。这种芯片制成以后，它的存储矩阵中每个MOS管所存储的信息0或1被固定下来，不能再改变，而只能读出。二、只读存储器的分类

（二）可编程存储器

用户在使用前可以根据自己的需要编制ROM中的程序。熔丝式PROM的存储电路相当于图5.12的元件原理图（三）可擦除、可再编程的只读存储器

若EPROM中写入的信息有错或不需要时，可用两种方法来擦除原存的信息。一种是利用专用的紫外线灯对准芯片上的石英窗口照射10－20分钟，即可擦除原写入的信息。这种方法只能把存储的信息全部擦除后再重新写入采用金属－氮－氧化物－硅（MNOS）工艺生产的MNOS型PROM，它是一种利用电来改写的可编程只读存储器，即EEPROM（一）Intel2716的引脚与内部结构2716EPROM芯片的容量为2K×8位三、EPROM芯片实例----Intel2716（二）2716的工作方式2716的工作方式见表5.3所示：5.4.1存储芯片的扩充存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线5.4存储器的连接（重点）若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”位扩充1、位数的扩充

两片2114（1KX4）构成1KX82114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”芯片的地址线和芯片的容量有关，通常少于系统地址线的根数（20根）连接时，通常把芯片的地址线与系统的低位地址总线相连称与芯片相连的系统低位地址线为片内地址寻址时，这部分地址的译码是在存储芯片内完成的，所以又称为“片内译码”2、地址的扩充

用2片1K×8位的存储器芯片组成2K×8位存储器连接线路。背景知识：

片内译码A9～A0存储芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范围（16进制）A9～A0系统总线的高位地址？？？存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现系统总线的高位地址，参与译码，选中不同的存储器芯片地址扩充（字扩充）片选端D7～D0A19～A10A9～A0A9～A0D7～D0CE（1K×8）A9～A0D7～D0CE译码器00000000010000000000（1K×8）用4片16K×8位的存储器芯片组成64K×8位存储器连接线路。各芯片的地址取值范围根据容量求芯片个数各芯片数据线并联，且与数据总线相应相连各芯片地址线并联，连接到相应的低位地址总线高位地址线接到译码器，译码器输出端作为各芯片的片选读写控制信号并联，与控制总线相应的信号连接地址扩充归纳如下：

3、综合扩充

用8片4K×4位的存储器芯片组成16K×8位的存储器第一片第一组A0A112-4译码器A12A13CSCSA0A11第二组CSA0A11第三组CSA0A11第四组12A0-A11D0-D7芯片组内存n1×m1芯片n1×MK=M/m1N×ML=N/n1芯片组模块主存n1×m1芯片n1×MK=M/m1N×ML=N/n1J=X/NX×M综合扩充：综合扩充：习题：5.15&&y0y1y2y3y4y5y6y7CE1CE2CE8A11A12A13G2AG2BG1ABC关于译码（1）：74LS138译码器……片选输入编码输入输出G1G2AG2BCBAY7~Y010000011111110（仅Y0*有效）00111111101（仅Y1*有效）01011111011（仅Y2*有效）01111110111（仅Y3*有效）10011101111（仅Y4*有效）10111011111（仅Y5*有效）11010111111（仅Y6*有效）11101111111（仅Y7*有效）非上述情况×××11111111（全无效）某计算机有地址线18位，数据线8位，现选用4K×4位的静态RAM芯片组成该机的内存，问1、该机允许的最大内存空间多大？256KB

2、若设定基本的芯片模块容量为32K×8，该机共需几个这样的模块？83、每个模块内包含多少个4K×4位的RAM芯片？164、主存共需多少个RAM芯片？CPU如何选择这些模块？128

CPU选择各模块的方法是：地址线A14－A0为模块内连接，用地址线A17，A16，A15通过一个38译码器，其输出端作为8各模块的片选端一台8位微机的地址总线为16条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的。问可用的最高地址是多少？BFFFH

用8片2114（1K×4）构成的4K×8的存储器，与8位的一个微处理器相连，求：每组芯片的地址范围，存储器有没有重叠区？关于译码（2）：全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多全译码示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范围A12～A0A19A18A17A16A15A14A13只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费关于译码（3）：部分译码部分译码示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一个可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用关于译码（4）：线选译码线选译码示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一个可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切记：A14A13＝00的情况不能出现00000H～01FFFH的地址不可使用二、存储器与8086CPU的连接

1.ROM与8086CPU的连接以1字节宽度输出组织的芯片，在连接到8086系统时，为了存储16位指令字，要使用两片这类芯片并联当微机系统的存储器容量少于16K字时，宜采用静态RAM芯片8086CPU无论是在最小方式或最大方式下，都可以寻址1MB的存储单元，存储器均按字节编址2.静态RAM与8086CPU芯片的连接（一）CPU外部总线的负载能力在小系统中，CPU可以与存储器直接相连。较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，应采用加缓冲器或总线驱动器等方法来增加总线的驱动能力。

三、存储器与CPU连接应该注意的一些问题

（二）各种信号线的配合与连接数据线：数据传送一般是双向的。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等（三）CPU的时序与存储器的存储速度之间的匹配（四）存储器的地址分配及片选信号的产生DRAM2164(64K×1)外部引脚有（）A、16条地址线，2条数据线B、8条地址线，1条数据线C、16条地址线，1条数据线D、8条地址线，2条数据线某计算机的字长是32位，它的存储容量是64KB，若按字编址，它的寻址范围是（）A、16K

B、16KBC、32K

D、64K计算一个存储器芯片容量的公式是（）A、编址单元数×数据线位数

B、编址单元数×字节C、编址单元数×字长D、数据线位数×字长用6116（2K×8B）芯片组成一个64KB的存储器，可用来产生片选信号的地址线是（）A、A0－A10B、A0－A15

C、A11－A15D、A4－A19与SRAM相比，DRAM（）A、存取速度快，容量大B、存取速度慢，容量小C、存取速度快，容量小D、存取速度慢，容量大8086对存储器访问所涉及到的信号有（）A、M/IOB、INTAC、DT/R

D、DENE、RD/WR为某8位微机（地址总线为16位）设计一个12KB容量的存储器，要求EPROM区为8KB，从0000H开始，采用2716芯片；RAM区为4KB，从2000H开始，采用6116芯片试求：1、对各芯片地址分配 2、指出各芯片的片内选择地址线和芯片选择地址线 3、采用74LS138，画出片选地址译码电路芯片型号容量地址范围片选线字选线片选信号27162k×80000H–07FFHA15-A11A10-A0CE127162k×80800H–0FFFHA15-A11A10-A0CE227162k×81000H–17FFHA15-A11A10-A0CE327162k×81800H–1FFFHA15-A11A10-A0CE461162k×82000H–27FFHA15-A11A10-A0CE561162k×82800H–2FFFHA15-A11A10-A0CE6&&y0y1y2y3y4y5y6y7CE1CE2CE3CE4CE5CE6A11A12A13A14A15RD#WR#G2AG2BG1ABCM/IO#ANDDH,00011111BMOVBH,DHHLT3.78:3.81:ORAX,000FHANDAX,1FFFHXORAX,0380HHLT3.86:CLDMOVCX,100MOVSI,6180HMOVDI,2000HMOVAX,DSMOVES,AXREPMOVSBMOVCX,100MOVDI,2000HREPNESCASBJNZFINISHDECSIMOV[DI],‘‘JMPBBB1HLTFINISH:BBB1:4.16:MOVDH,ALANDAL,0FHMOVBH,ALMOVCL,4RORBH,CLMOVAL,DHANDAL,0F0HMOVBL,ALADDBX,3030HMOVCX,BX5.5内存条技术的发展5.6外部存储器5.7光盘驱动器双数据传输率同步动态随机存储器：DDRDRAM（DoubleDataRateDRAM）在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay－1ockedLoop）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据，在不提高时钟频率的情况下，使数据传输率提高一倍。1.硬盘的磁头

磁头是硬盘进行读写的“笔尖”，通过全封闭式的