第6章存储器及其接口

第6章存储器及其接口

存储器是微机的重要组成部分之一，它的种类很多，各种存储器存储信息的媒体、存储原理和方法也各不相同。本章主要以各种微机中广泛应用的半导体存储器为对象，在研究存储器及其基本电路、基础知识的基础上，着重研究存储芯片及其与CPU之间的连接与扩充问题。此外还简要介绍了磁表面存储器、光盘存储器以及一些新型的存储器。6.1存储系统的基本概念6.2存储器的分类与组成6.3随机存储器6.4只读存储器6.5存储器的连接6.6几种新型半导体存储器6.7高速缓冲存储器6.8磁表面存储器6.9光盘存储器1.掌握半导体存储器的分类与组成。2.掌握RAM与ROM组成原理与工作原理。3.着重理解RAM与ROM读写操作的特性及两者间的区别。4.掌握存储器的扩充技术及连接方法。5.了解新型存储器的技术发展动向与趋势。6.理解键盘保护技术。7.了解光盘分类、读写原理及其特点。（１）微机存储系统有三个基本参数：

容量：以字节数表示；

速度：以访问时间TA、存储周期TM或带宽BM表示；TA——从接收读申请到读出信息到存储器输出端的时间TM——连续两次启动存储器所需的最小时间间隔 TM>TA

成本：以每位价格表示w——数据总线宽度6.1.1存储系统的层次结构6.1存储系统的基本概念

（２）访问时间

外存平均访问时间ms级 硬盘9－10ms 光盘80－120ms

内存平均访问时间ns级

SRAMCache1－5ns SDRAM内存7－15ns EDO内存60－80ns EPROM存储器100－400ns（３）存储系统的层次结构寄存器Cache主存储器辅助存储器(磁盘)大容量存储器(磁带)外存储器内存储器

存储器访问的局部性指处理器访问存储器时，无论取指令还是取数据，所访问的存储单元都趋向于聚集在一个较小的连续单元区域中。

时间上的局部性——最近的将来要用到的信息很可能就是现在正在使用的信息，主要由循环造成。

空间上的局部性——最近的将来要用到的信息很可能与现在正在使用的信息在空间上是邻近的。主要由顺序执行和数据的聚集存放造成。

存储器的层次结构是依靠存储器访问的局部性实现的，存储器的层次结构的性能由命中率来衡量。6.1.2存储器访问的局部性原理

（1）存储容量

存储容量是存储器的一个重要指标。存储容量是指存储器可以存储的二进制信息量，它一般是以能存储的字数乘以字长表示的。即存储容量=字数×字长如一个存储器能存4096个字，字长16位，则存储容量可用4096×16表示。

微型计算机中的存储器几乎都是以字节(8位)进行编址的，也就是说一个字节是“基本”的字长，所以常常只用可能存储的字节数来表示存储容量。

存储容量是反映存储器存储能力的指标。

6.1.3半导体存储器技术性能指标

（2）最大存取时间

存储器的存取时间定义为存储器从接收到寻找存储单元的地址码开始，到它取出或存入数据为止所需的时间。通常手册上给出这个参数的上限值，称为最大存取时间。显然，它是说明存储器工作速度的指标。最大存取时间愈短，计算机的工作速度就愈快。半导体存储器的最大存取时间为十几ns到几百ns。

（3）可靠性

可靠性是指存储器对电磁场及温度等变化的抗干扰性，半导体存储器由于采用大规模集成电路结构，可靠性高，平均无故障时间为几千小时以上。

（4）其它指标

体积小、重量轻、价格便宜、使用灵活是微型计算机的主要特点及优点，所以存储器的体积大小、功耗、工作温度范围、成本高低等也成为人们关心的指标。上述指标，有些是互相矛盾的。这就需要在设计和选用存储器时，根据实际需要，尽可能满足主要要求且兼顾其它。

存储器是计算机的记忆部件，用来存储计算机的指令、数据和各种信息。

存储器按它与CPU的连接方式不同可分为：内存储器－通过CPU的外部总线直接与CPU相连外存储器－CPU要通过I/O接口电路才能访问

按存储器信息的器件和媒体来分有：半导体存储器、磁表面存储器、磁泡存储器磁芯存储器光盘存储器等。6.2存储器的分类与组成

下图为CPU与存储器的连接结构示意图。图中内存由半导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。半导体存储器的分类如图所示。6.2.1半导体存储器的分类

RAM在程序执行过程中，每个存储单元的内容根据程序的要求既可随时读出，又可随时写入，故可称读／写存储器。它主要用来存放用户程序、原始数据、中间结果，也用来与外存交换信息和用作堆栈等。RAM所存储的信息在断开电源时会立即消失，是一种易失性存储器。

RAM按工艺又可分为双极型RAM和MOSRAM两类，而MOSRAM又可分为静态(Static)和动态(Dynamic)两种。双极型RAM的特点是存取速度快，但集成度低，功耗大，主要用于速度要求高的位片式微中；静态MOSRAM的集成度高于双极型RAM,功耗低于双极型RAM；动态RAM比静态RAM具有更高的集成度,但是它靠电路中栅极电容来储存信息，由于电容器上的电会泄它需要定时进行刷新。

只读存储器ROM按工艺也可分为双极型和MOS型，但一般根据信息写入的方式不同，而分为:掩模式ROM;可编程PROM和可擦除;可再编程EPROM等。

半导体存储器的组成框图如图5.3所示。它一般由存储体、地址选择电路、输入输出电路和控制电路组成。6.2.2半导体存储器的组成1.存储体存储体是存储1或0信息的电路实体，它由许多存储单元组成，每个存储单元赋予一个编号，称为地址单元号。而每个存储单元由若干相同的位组成，每个位需要一个存储元件。存储器的地址用一组二进制数表示，其地址线的位数n与存储单元的数量N之间的关系为：N=2n

n地址线数与存储单元数的关系列于下表中：2.地址选择电路地址选择电路包括地址码缓冲器，地址译码器等。地址译码器用来对地址码译码。地址译码方式有两种：

(1)单译码方式（或称字结构）它的全部地址只用一个电路译码，译码输出的字选择线直接选中对应地址码的存储单元。(2)双译码方式（或称重合译码）

它将地址码分为X和Y两部分，用两个译码电路分别译码。

Ｘ向译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。

Ｙ向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。只有X向和Y向的选择线同时选中的那一位存储单元,才能进行读或写操作。

3.读/写电路与控制电路读/写电路包括读/写放大器、数据缓冲器（三态双向缓冲器）等。它是数据信息输入和输出的通道。外界对存储器的控制信号有读信号（ＲＤ）、写信号（ＷＲ）和片选信号（ＣＳ）等，通过控制电路以控制存储器的读或写操作以及片选。只有片选信号处于有效状态，存储器才能与外界交换信息。

随机(读写)存储器按信息存储方式可分为静态RAM(StaticRAM,简称SRAM)和动态RAM(DynamicRAM,简称DRAM)。

（1）

SRAM的特点读写速度快；所用管子数目多，单个器件容量小；

T1、T2总有一个处于到通状态，功耗较大；

SRAM通常用来做Cache。6.3随机存储器6.3.1静态RAM（SRAM）（2）SRAM的基本存储电路SRAM的基本存储电路，是由６个RAM管组成的RS触发器.如图5.5所示：从上页图可以开出：用来存储1位二进制信息(0或1)的基本存储电路，是组成存储器的基础。T1,T3及T2,T4两个NMOS反相器交叉耦合组成双稳态触发器电路。其中T3,T4为负载管，T1,T2为反相管，T5,T6为选通管。T1和T2的状态决定了存储的1位二进制信息。

这对交叉耦合晶体管的工作状态是，当一个晶体管导通时，另一个就截止；反之亦然。假设T1导通，T2截止时的状态代表1；相反的状态即T2导通，T1截止时的状态代表0，即A点的电平高低分别代表1或0。

当行线X和列线Y都为高电平时，开关管T5,T6,T7,T8均导通，该单元被选中，于是便可以对它进行读或写操作。

读操作：当读控制信号为高电平而写控制信号为低电平时，T1和T2断开，T3导通，于是触发器的状态(A点的电平)便通过T6,T8和T3读出至数据线上，且触发器的状态不因读出操作而改变。写操作：当写控制信号为高电平而读控制信号为低电平时，T1和T2导通，T3断开，可进行写操作。若数据线为高电平，则T2输出的高电平通过T8,T6加至T1的栅极，具有反相的T1输出低电平通过T7,T5加至T2的栅极。不管T1,T2原来状态如何，迫使T1导通、T2截止，使触发器置成1状态。若数据线为低电平时，则与上述情况相反，迫使T1截止，T2导通，使触发器置成0状态。（3）SRAM的组成SRAM的结构组成原理图如图5.6所示：

利用基本存储电路排成阵列，再加上地址译码电路和读写控制电路就可以构成读写存储器。下面以4行4列的16个基本存储电路构成16×1静态RAM为例来说明RAM原理，见下页图所示。这是一个16×1的存储器(即一共16个字，而每个字仅为1位)，它由以下几部分组成：16×1SRAM原理图

(1)16个基本存储电路组成的4×4存储矩阵；(2)2套(行与列)地址译码电路；(3)4套列开关管(即图中的T7,T8，这里每个列方向4个基本存储电路共用一套)；(4)一套读写控制电路。该存储器的控制信号有两个，一个为片选信号，低电平有效，用来选择应访问的芯片。有效时，该芯片被选中，才能进行读写操作。另一个是写允许信号或读写控制信号R/，规定低电平时存储器进行写操作；高电平时存储器进行读操作。数据线为一条，双向，三态。

当给定地址码以后，例如A3A2A1A0=0000,则A1A0经行地址译码电路使0行线为高电平，A3A2经列地址译码电路使0列线为高电平，于是0基本存储电路被选中。这时若CS为高电平，不管WE为什么状态，读控制、写控制均为低电平，三态门1、2、3均断开，该片不工作；若CS为低电平且WE为低电平时，写控制为高电平，可进行写操作；若CS为低电平且WE为高电平时，读控制为高电平，可进行读操作。同理，当地址码A3A2A1A0=0100时，4基本存储电路被选中；当A3A2A1A0=1100时，12基本存储电路被选中。（4）SRAM的读/写过程

读出过程:

①地址码A0－A11加到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在I／O电路的输入端。I/O电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上。②在送上地址码的同时，还要送上读/写控制信号（R/W或RD、WR）和片选信号（CS）。读出时，使R/W＝１，CS＝０，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。于是，存储单元中的信息被读出。

写入过程:①地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。②将要写入的数据放在DB上。③加上片选信号CS＝０及写入信号R/W＝０。这两个有效控制信号打开三态门使DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。

（4）静态RAM芯片举例静态RAM芯片有2114、2142、6116、6264等。例如：常用的Intel6116是CMOS静态RAM芯片，属双列直插式、21引脚封装。它的存储容量为2K×8位，其引脚及内部结构框图如图5.7所示：

DRAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。6.3.2动态RAM（DRAM）1）DRAM芯片的结构存储矩阵地址总线I/O缓冲器数据总线读写控制/动态刷新电路RAS地址锁存器CASWE

2）DRAM的特点所用管子少，芯片位密度高；功耗小；需要刷新；存取速度慢；DRAM主要用来做内存。3）DRAM的种类

FPMDRAM存取时间80-100nsEDODRAM 存取时间50-70ns SDRAM 存取时间6-10ns(1）动态基本存储电路

①三管动态基本存储电路三管动态基本存储电路如图5.8所示，它由３个管子和两条字选择线，两条数据线组成。

写入操作时，写选择线上为高电平，Ｔ1导通。待写入的信息由写数据线通过Ｔ1加到Ｔ2管的栅极上，对栅极电容Cg充电。若写入１，则Cg上充有电荷；若写入０，则Cg上无电荷。写操作结束后，Ｔ1截止，信息被保存在电容Cg上。

读出操作时，先在Ｔ4管栅极加上预充电脉冲，使Ｔ4管导通，读数据线因有寄生电容CD而预充到１（VDD）。然后使读选择线为高电平，Ｔ3管导通。若Ｔ2管栅极电容Cg上已存有“１”信息，则Ｔ2管导通。这时，读数据线上的预充电荷将通过Ｔ3,Ｔ2而泄放，于是，读数据线上为０。若Ｔ2管栅极电容上所存为“０”信息，则Ｔ2管不导通，则读数据线上为１。因此，经过读操作，在读数据线上可以读出与原存储相反的信息。若再经过读出放大器反相后，就可以得到原存储信息了。

对于三管动态基本存储电路，即使电源不掉电，Cg的电荷也会在几毫秒之内逐渐泄漏掉，而丢失原存１信息。为此，必须每隔１ms～３ms定时对Cg充电，以保持原存信息不变，此即动态存储器的刷新（或叫再生）。刷新要有刷新电路，如图5.8所示，若周期性地读出信息，但不往外输出（这由读信号ＲＤ为高电平来保证），经三态门（由刷新信号ＲＦＳＨ为低电平时使其导通）反相，再写入Cg，就可实现刷新。

器件工作温度增高会使放电速度变快。刷新时间间隔一般要求在1——100ms内，工作温度为70℃时，典型的刷新时间间隔为2ms。一般C=0.2pF，若允许C两端电压变化差为ΔV=1V，泄漏电流I=10-10A，则ΔT=

因此，2ms以内必须对存储信息进行刷新。尽管一行中的各个基本存储电路在读出或写入时都进行了刷新，但对存储器中各行的访问具有随机性，无法保证一个存储器模块中的每一个存储单元都能在2ms内进行一次刷新。只有通过专门的存储器刷新周期对存储器进行定时刷新才能保证存储器刷新的系统性。在存储器刷新周期中，将一个行地址发送给存储器器件，然后执行一次读操作，便可完成对选中的行中各基本存储电路的刷新。刷新周期和正常的存储器读周期的不同之处主要有以下几点：(1)在刷新周期中输入至存储器器件的地址一般并不来自地址总线，而是由一个以计数方式工作的寄存器提供。

每经过一次(即一行)存储器刷新，该计数器加1，所以它可以顺序提供所有的行地址，每一行中各个基本存储电路的刷新是同时进行的，所以不需要列地址。而在正常的读周期中，地址来自地址总线，既有行地址，又有列地址。(2)在存储器刷新周期中，存储器模块中每块芯片的刷新是同时进行的，这样可以减少刷新周期数。而在正常的读周期中，只能选中一行存储器芯片。(3)在存储器刷新周期中，存储器模块中各芯片的数据输出呈高阻状态，即片内数据线与外部数据线完全隔离。从用于刷新的时间来说，刷新可采用“集中”或“分散”两种方式的任何一种。

集中刷新方式是在信息保存允许的时间范围(2ms)内，集中一段时间对所有基本存储电路一行一行地顺序进行刷新，刷新结束后再开始工作周期。散刷新方式是把各行的刷新分散在2ms的期间内完成。

动态RAM的缺点是需要刷新逻辑，而且刷新周期存储器模块不能进行正常读/写操作。但由于动态RAM集成度高、功耗低和价格便宜，所以在大容量的存储器中普遍采用。

②单管动态基本存储电路

单管动态基本存储电路如图5.9所示，它Ｔ1管和寄生电容Cs组成。

写入时，使字选线上为高电平，T1管导通，待写入的信息由位线D（数据线）存入Cs。

读出时，同样使字选线上为高电平，T1管导通，则存储在Cs上的信息通过T1管送到D线上，再通过放大，即可得到存储信息。

为了节省面积，电容Cs不可能做得很大，一般使Cs＜Cd。这样，读出“1”和“0”时电平差别不大，故需要鉴别能力高的读出放大器。此外，Cs上的信息被读出后，其记存的电压由0.2V下降为0.1V。这是一个破坏性读出，要保持原存信息，读出后必须重写。因此，使用单管电路，其外围电路比较复杂。但由于使用管子最少，4K以上容量较大的RAM，大多采用单管电路。（2）动态RAM芯片举例Intel2116单管动态RAM芯片的引脚和逻辑符号如图5.10所示。Intel2116单管动态RAM芯片引脚名称见表5.2。

Intel2116芯片的存储容量为16K×1位，需要14条地址输入线，但2116只有16条引脚。由于受封装引线的限制，只用了A0到A67条地址输入线，数据线只有1条(1位)，而且数据输入(DIN)和输出(DOUT)端是分开的，他们有各自的锁存期。写允许信号WE为低电平时表示允许写入，为高电平时可以读出。如表5.2指出，它需要3种电源。Intel2116的内部结构如图5.11所示：

综上所述，动态基本存储电路所需管子的数目比静态的要少，提高了集成度，降低了成本，存取速度快。但由于要刷新，需要增加刷新电路，外围控制电路比较复杂。静态ＲＡＭ尽管集成度低些，但静态基本存储电路工作较稳定，也不需要刷新，所以外围控制电路比较简单。究竟选用哪种ＲＡＭ，要综合比较各方面的因素决定。ROM的存储元件如图5.12所示：它可以看作是一个单向导通的开关电路。当字线上加有选中信号时，如果电子开关Ｓ是断开的，位线Ｄ上将输出信息１；如果Ｓ是接通的，则位线Ｄ经Ｔ１接地，将输出信息0。6.4只读存储器6.4.1只读存储器存储信息的原理和组成

ROM的组成结构与RAM相似，一般也是由地址译码电路、存储矩阵、读出电路及控制电路等部分组成。图5.13是有16个存储单元、字长为1位的ROM示意图。16个存储单元，地址码应为4位，因采用复合译码方式，其行地址译码和列地址译码各占两位地址码。

对某一固定地址单元而言，仅有一根行选线和一根列选线有效，其相交单元即为选中单元，再根据被选中单元的开关状态，数据线上将读出0或1信息例如，若地址Ａ3～Ａ0为0110，则行选线Ｘ2及列选线Ｙ1有效（输出低电平），图中，有*号的单元被选中，其开关Ｓ是接通的，故读出的信息为０。当片选信号有效时，打开三态门，被选中单元所存信息即可送至外面的数据总线上。图中所示仅是16个存储单元的1位，8个这样的阵列，才能组成一个16×8位的ROM存储器。（1）不可编程掩模式MOS只读存储器不可编程掩模式MOSROM又称为固定存储器，其内部存储矩阵的结构如图5.13所示。它是由器件制造厂家根据用户事先编好的机器码程序，把0、1信息存储在掩模图形中而制成的ROM芯片。这种芯片制成以后，它的存储矩阵中每个MOS管所存储的信息0或1被固定下来，不能再改变，而只能读出。如果要修改其内容，只有重新制作。因此，它只适用于大批量生产，不适用于科学研究。6.4.2只读存储器的分类

（2）可编程存储器

为了克服上述掩模式MOSROM芯片不能修改内容的缺点，设计了一种可编程序的只读存储器PROM(ProgrammableROM），用户在使用前可以根据自己的需要编制ROM中的程序。熔丝式PROM的存储电路相当于图5.12的元件原理图，其中的电子开关S改为一段熔丝，熔丝可用镍铬丝或多晶硅制成。

假定在制造时，每一单元都由熔丝接通，则存储的都是０信息。如果用户在使用前根据程序的需要，利用编程写入器对选中的基本存储电路通以20mA－50mA的电流，将熔丝烧断，则该单元将存储信息１。这样，便完成了程序修改。由于熔丝烧断后，无法再接通，所以，PROM只能一次编程.编程后，不能再修改。

（3）可擦除、可再编程的只读存储器

PROM芯片虽然可供用户进行一次修改程序，但仍很局限。为了便于研究工作，试验各种ROM程序方案，就研制了一种可擦除、可再编程的ROM，即EPROM（ErasablePROM）。

在EPROM芯片出厂时，它是未编程的。若EPROM中写入的信息有错或不需要时，可用两种方法来擦除原存的信息。一种是利用专用的紫外线灯对准芯片上的石英窗口照射10－20分钟，即可擦除原写入的信息，以恢复出厂的状态，经过照射后的EPROM，就可再写入信息。写好信息的EPROM为防止光线照射，常用遮光纸贴于窗口上。这种方法只能把存储的信息全部擦除后再重新写入，它不能只擦除个别单元或某几位的信息，而且擦除的时间也越长。紫外线擦除EPROM的时间较长，并且不能只擦除个别单元的信息。

近几年来，采用金属－氮－氧化物－硅（MNOS）工艺生产的MNOS型PROM，它是一种利用电来改写的可编程只读存储器，即EEPROM（E2PROM），这种只读存储器的E2PROM的主要特点是能在应用系统中进行在线读写，并可按字节进行擦除和改写。E2PROM除了并行传送数据芯片外，还有各种容量串行传送数据芯片。串行E2PROM具有体积小、成本低、电路连接简单、占用系统地址线和数据线少等优点。

但是，E2PROM有存取速度慢，完成改写程序需要较复杂的设备等缺点，现在正在迅速发展高密度、高存取速度的E2PROM技术。（1）Intel2716的引脚与内部结构2716EPROM芯片的容量为2K×8位，采用NMOS工艺和双列直插式封装，其引脚、逻辑符号及内部结构见图5.14（a）、（b）及（c）。6.4.3EPROM芯片实例----Intel2716（2）2716的工作方式2716的工作方式见表5.3所示：

本章要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；另一个是存储器与ＣＰＵ的连接方法与应注意的问题。6.5存储器的连接（1）位数的扩充用１位或４位的存储器芯片构成８位的存储器，可采用位并联的方法。例如，可以用８片２Ｋ×１位的芯片组成容量为２Ｋ×８位的存储器，如图5.15所示。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。图5.16则是用２片１Ｋ×４位的芯片，组成１Ｋ×８位的存储器的情况。这时，一片芯片的数据线接数据总线的低4位，另一片芯片的数据线则接数据总线的高4位。而两片芯片的地址线及控制线则分别并联在一起。6.5.1存储器芯片的扩充技术

（2）地址的扩充

当扩充存储容量时，采用地址串联的方法。这时，要用到地址译码电路，以其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同低位地址的几片存储器芯片进行片选。地址译码电路是一种可以将地址码翻译成相应控制信号的电路。有2-4译码器，3-8译码器等。例如图5.17是一个2-4译码器，入端为A0、A12位地址码，输出用1K×4位芯片组成1K×8位存储器4根控制线，对应于地址码的4种状态，不论地址码A0、A1为何值，输出总是只有一根线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。

例：图5.18是用4片16K×8位的存储器芯片（或是经过位扩充的芯片组）组成64K×8位存储器连接线路。16K存储器芯片的地址为14位，而64K存储器的地址码应有16位。连接时，各芯片的14位地址线可直接接地址总线的A0～A13，而地址总线的A15，A14则接到2-4译码器的输入端，其输出端4根选择线分别接到4片芯片的片选CS端。

因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片的取值范围如表5.４所示。

在上一章中，对8086最小方式与最大方式的典型系统结构以及8086存储器高低位库的连接，曾作过一些概略的介绍。这里，将结合存储器的分类及其与8086CPU的具体连接给予较详细的说明。6.5.2存储器与CPU的连接

1.只读存储器与8086CPU的连接

ROM、PROM或EPROM芯片都可以与8086系统总线连接，实现程序存储器。例如，2716、2732、2764和27128这一类EPROM芯片，由于它们属于以1字节宽度输出组织的，因此，在连接到8086系统时，为了存储16位指令字，要使用两片这类芯片并联组成一组。图5.19给出了两片2732EPROM与8086系统总线的连接示意图。该存储器子系统提供了4K字的程序存储器(即存放指令代码的只读存储器)。2.静态RAM与8086CPU芯片的连接

一般，当微机系统的存储器容量少于16K字时，宜采用静态RAM芯片，因为大多数动态RAM芯片都是以16K×1位或64K×1位来组织的，并且，动态RAM芯片还要求动态刷新电路，这种附加的支持电路会增加存储器的成本。8086CPU无论是在最小方式或最大方式下，都可以寻址1MB的存储单元，存储器均按字节编址。图5.20给出了2K字的读写存储器子系统。存储器芯片选用静态RAM6116(2K×8位)。

3.EPROM、静态RAM与8086CPU连接的实例

图5.21给出了8086CPU组成的单处理器系统的典型结构。图中，8086接成最小工作方式（MN/MX引脚置逻辑高电平）。当机器复位时，8086将执行FFFF0H单元的指令。

存储器与CPU连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到CPU的地址总线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。（1）CPU外部总线的负载能力CPU外部总线的负载能力，即能带一个标准的TTL负载。对于MOS存储器来说，它的直流负载很小，主要是电容负载，故在小系统中，CPU可以与存储器直接相连。而在较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，故应增加总线的驱动能力。通常采用加缓冲器或总线驱动器等方法来实现。6.5.3存储器与CPU连接应该注意的一些问题（2）各种信号线的配合与连接通常，由于CPU的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。

数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和分开的数据线的连接两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接与CPU数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连,如图5.22所示：

地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。

控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。（3）CPU的时序与存储器的存储速度之间的匹配CPU在取指和存储器读、写操作时，其时序是固定的，由此来选择存储器的存取速度。对速度较慢的存储器，需要增加等待周期Ｔw，以满足快速CPU的要求。（4）存储器的地址分配及片选信号的产生

内存包括RAM和ROM两大部分，而RAM又分为系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地址空间。此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。20世纪90年代中后期以来，计算机及其相关设备的技术得到了迅猛发展，但作为重要组件之一的内存的发展相对就比较缓慢了。一般286、386和486微机采用的是单面内存(SIMM)，总共仅有30线，这些单面内存只有32位的内存总线带宽，容量从256KB到4MB不等。但当内存的标准总线拓展到64位时，这种单面内存就必须成对地安装才能使用。换句话说，如果要安装4MB内存，就必须使用两条2MB的单面内存。6.6几种新型的半导体存储器

1.带高速缓存动态随机存储器：CDRAM（CachedDRAM）

CDRAM是日本三菱电气公司开发的专有技术，通过在DRAM芯片上集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。这种芯片使用单一的＋3V电源，低压TTL输入输出电平。目前三菱公司可以提供的CDRAM为4MB和16MB版本，其片内Cache为16KB，与128位内部总线配合工作，可以实现100MHz的数据访问。流水线式存取时间为7ns。

2.DirectRambus接口动态随机存储器：DRDRAM（DirectRambusDRAM）从1996年开始，Rambus公司就在Intel公司的支持下制定出新一代RDRAM标准，这就是DRDRAM。它与传统的DRAM的区别在于引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常DRAM的1/3。当需要扩展芯片容量时，只需要改变命令，不需要增加芯片引脚。这种芯片可以支持400MHz外频，再利用上升沿和下降沿两次传输数据，可以使数据传输率达到800MHz。同时通过把单个内存芯片的数据输出通道从8位扩展成16位，这样在100MHz时就可以使最大数据输出率达16GB/S。

3.双数据传输率同步动态随机存储器：DDRDRAM（DoubleDataRateDRAM）在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay－1ockedLoop）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据（而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据，“DDR”即是“双数据率”的意思），这样就在不提高时钟频率的情况下，使数据传输率提高一倍。由于DDRDRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服务器和工作站上。另外，最新出品的GeForce256显卡大量采用了DDR存储器，显示效果成倍提升。

4.虚拟通道存储器：VCM（VirtualChannelMemory）VCM由NEC公司开发，是一种新兴的“缓冲DRAM”，该技术将在大容量SDRAM中采用。它集成了所谓的“通道缓冲”，由高速寄存器进行配置和控制。在实现高速数据传输（即“带宽”增大）的同时，VCM还维持着与传统SDRAM的高度兼容性，所以通常也把VCM内存称为VCMSDRAM。在设计上，系统（主要是主板）不需要作大的改动，便能提供对VCM的支持。VCM可从存前端进程的外部对所集成的这种“通道缓冲”执行读写操作。对于内存单元与通道缓冲之间的数据传输，以及内存单元的预充电和刷新等内部操作，VCM要求它独立于前端进程进行，即后台处理与前台处理可同时进行。由于专为这种“并行处理”创建了一个支撑架构，所以VCM能保持一个非常高的平均数据传输速度，同时不用对传统内存架构进行大的更改。

5.快速循环动态存储器：FCRAM（FastCycleRAM）FCRAM由富士通和东芝联合开发，数据吞吐速度可达普通DRAM/SDRAM的4倍。FCRAM将目标定位在需要极高内存带宽的应用中，比如业务繁忙的服务器以及3D图形及多媒体处理等。FCRAM最主要的特点便是行、列地址同时（并行）访问，而不像普通DRAM那样，以顺序方式进行（首先访问行数据，再访问列数据）。由于动态RAM(DRAM)集成度高且价格低，因此微机系统中主存储器均采用DRAM构成。近几年来推出的高档CPU的速度越来越快，而一般的低价DRAM速度很难满足CPU对速度的要求。静态RAM(SRAM)虽速度高，但价格高，用它构成大容量主存储器是根本不可能的。

6.7高速缓冲存储器6.7.1概述

高速缓冲存储器(CacheMemory,简称高速缓存)由小容量的高速SRAM和高速缓存控制器组成。它的功能是把CPU将要使用的指令和数据从DRAM主存储器中复制到高速缓存SRAM中，而由高速缓存SRAM向CPU直接提供它所需要的大多数的指令和数据，实现零等待状态。

DRAM构成的主存储器和高速缓存一起构成了动态存储器系统。这种动态存储器系统可以构成模拟大量高速缓存的方式，使得整个系统以近乎DRAM的价格，提供近乎大容量SRAM的性能。命中率高的高速缓冲存储器系统的存取速度接近于SRAM存储器系统。

在高速缓冲存储器系统中，所有信息都存储于主存储器内，而其中一部分则拷贝一份存储在高速缓存内。每当CPU要存取存储器时，都先检查高速缓存。若所要的指令或数据在高速缓存内，则CPU直接存取高速缓存。这种情况称为高速命中。反之，若CPU所要的指令或数据不在高速缓存内，则需存取较慢速的主存储器，这种情况称为高速未命中。在高速未命中，CPU在等待存取主存储器时，高速缓存控制器就将这些数据由主存储器取入高速缓存内。

由于使用高速缓存的主要目的在于提高访问存储器的速度，因而高速命中率愈高，高速缓冲存储器系统的性能愈好理想的情况是如果我们能完全预测CPU未来要存取的存储位置，而预先将这些存储位置的内容送入高速缓存内，则高速缓存的命中率可达百分之百。不过，这是不可能的。但是，绝大多数计算机程序都有一个基本特性，即程序紧接着需存取的存储位置通常都位于目前其所存取的存储位置附近。这一原则即称为程序局部性(programlocality)或存取局部性(localityofreference)原理。

程序局部性是明显的。例如，一般程序的执行都是顺序地一一执行相邻的指令，因而彼此都很靠近。还有循环的执行亦是CPU在一段期间内均一直重复执行同一组在一起的指令。此外，诸如数据变量的存取亦经常是连续存取几次。堆栈只能由栈顶一端存取，故一串的压栈与弹出操作均存取距离目前栈顶不远的存储位置。字符串或数组的存取亦经常是循序地一一经过每一元素。

根据局部性原理，在预测程序的存取类型不可能的情况下，提高高速命中率最可靠的方法即以高速缓存存取CPU在最近的过去一直在使用的指令与数据。因为，根据局部性原理，这些指令与数据，亦是在最近的未来CPU所最可能用到的。在CPU第1次存取到某些位置时，我们即将这些位置以及附近位置的内容送入高速缓存内，若无意外，则这些新送入的存储内容应当是CPU稍后就会再存取到的。

每次在CPU存取到不在高速缓存里面的新存储区时，我们都这样做。而在高速缓存已经存满时，我们即把现有高速缓存内很久没用到的部分删除，让高速缓存永远保存着最新的最常用的数据内容。

高速缓存控制器将主存储器分成若干个块，每一块为2、4、8、16或32个字节，并在需要时，每次取入一个块，而不是一个字节。这样的块可以包含处在所需字节前后的数据。块的大小要适宜，否则影响系统的性能。

高速SRAM均含有两部分。其中，数据部分即含由主存储器取入的存储内容。另外，标志部分则含这些已取入的存储内容在主存储器中的地址。常所指的高速缓存大小，即指其存储数据那一部分的大小，而忽略标志部分。高速缓存的大小也影响系统的性能。

另外，在CPU更新了高速缓存中某一存储位置的内容后，若对应的主存储器相应位置的内容未立即更新，则稍后新取入高速缓存的数据很可能正好存入刚被CPU更新过的高速缓存位置。

这种情况称为高速缓存更新内容丢失。为防止此种现象发生，可采用通写(writethrough)与回写(writeback)两种方式处理。对于通写方式，每当CPU对高速缓存某一位置进行写操作时，高速缓存控制器会立即将这项新内容写入主存储器所对应的位置内。对于回写方式，高速缓存的每一存储块的标志字段上都附有一更新位。若高速缓存某一存储块所含的数据曾被CPU更新过，但未同时更新主存储器的对应位置内容时，则该块的更新位的值置为1。

每当要将新的内容写入高速缓存任一存储块时，高速缓存控制器即检查该块的更新位。若为0，则直接写入；否则，先将该存储块现有内容写回主存储器对应位置后，再将新内容写入该存储块。

高速缓存有3种类型，即全相关式高速缓存、直接映像式高速缓存和多路成组相关式高速缓存。80486CPU设置了8KB的内部高速缓存，用于存储指令和数据。CPU访问内部高速缓存比访问主存储器要大大节省时间，减少了对外部总线的使用，因而提高了系统的性能。Pentium片内设置了两个8KB内部高速缓存，一个作为指令高速缓存，另一个作为数据高速缓存。指令和数据分别使用不同的高速缓存，使Pentium的性能大大超过80486。6.7.2内部高速缓存

在80386CPU系统中设置了外部高速缓存，而80486CPU也支持外部高速缓存，其引脚信号PWT和PCD支持外部高速缓存的实施。外部高速缓存的容量通常比内部高速缓存的容量大得多，一般为32～256KB。在80486系统中，当内部高速缓存没有命中时，则在外部高速缓存中大多能命中，只有当外部高速缓存也没有命中时，才去访问速度较低的主存储器。这样，使CPU访问存储器的平均等待时间几乎趋于零。外部高速缓存在存储器系统中的位置如图所示。外部高速缓存由高速缓存SRAM和高速缓存控制器两部分组成。高速缓存控制器含有控制逻辑和标志存储器。高速缓存采用直接映像方式或2路成组相关方式。6.7.3外部高速缓冲

系统程序和各种应用程序以及数据存放在硬盘中，系统中需要常驻内存的程序以及当前执行的程序由操作系统调入主存储器(DRAM)中，CPU经常要使用的主存储器中的指令和数据被拷贝到高速缓存中。外部高速缓存位于CPU和主存储器(DRAM)之间，它一般由几片高速小容量的静态随机存取存储器SRAM组成，读写周期一般为15--35ns。高速缓存控制器根据高速缓存的结构控制高速缓存的操作。

为什么需要高速缓存？CPU工作速度与内存工作速度不匹配例如，800MHz的PIIICPU的一条指令执行时间约为1.25ns，而133MHz的SDRAM存取时间为7.5ns，即83%的时间CPU都处于等待状态，运行效率极低。解决：CPU插入等待周期——降低了运行速度；采用高速RAM——成本太高；在CPU和RAM之间插入高速缓存——成本上升不多、但速度可大幅度提高。总结DBCPUCache控制部件CacheRAMAB①送主存地址②检索(用主存地址作为关键字,查找CAM)—前提：每次访问的主存地址都保留在CAM内。CAM—ContentAccessMemory③命中则发出读Cache命令,从Cache取数据④不命中则发出读RAM命令,从RAM取数据6.7.4Cache的工作原理

取指令、数据时先到CACHE中查找：找到（称为命中）——直接取出使用；没找到——到RAM中取，并同时存放到CACHE中，以备下次使用。只要命中率相当高，就可以大大提高CPU的运行效率，减少等待。现代计算机中CACHE的命中率都在90%以上。命中率影响系统的平均存取速度系统的平均存取速度≈

Cache存取速度×命中率+RAM存取速度×不命中率例如：RAM的存取时间为8ns，CACHE的存取时间为1ns，CACHE的命中率为90%。则存储器整体访问时间由没有CACHE的8ns减少为： 1ns×90%+8ns×10%=1.7ns速度提高了近4倍。在一定的范围内，Cache越大，命中率就越高，但相应成本也相应提高Cache与内存的空间比一般为1128不命中时有以下几种替换算法：随机替换先进先出FIFO最近最少使用LRU（LeastRecentlyUsed）最久没有使用LFU（LeastFrequentlyUsed）Cache与主存的一致性两种常用的更新算法：写穿式（WT，WriteThrough）——同时更新回写式（WB，WriteBack）——仅当替换时才更新主存一般有两级CACHE（有的具有三级）L1CACHE——容量一般为8KB～64KBL2CACHE——容量一般为128KB～2MB

新型CPU一般将这两级CACHE都做在CPU内核中。而且运行速度与CPU内核相同，使CPU的整体性能有了极大的提高。6.7.5PC机中的Cache

（1）磁表面存储信息原理

在计算机中，作为存储信息的磁性材料，具有矩形磁滞回线特性，如图7.25所示。当外加电流产生的磁场强度H(或-H)建立时，磁性材料将相应地产生一磁感应强度B(或-B)；当磁场强度H(或-H)等于0时，磁感应强度不等于0而等于+Br(或-Br)。这就是磁性材料的剩磁现象。我们将+Br与-Br分别称为正向剩磁和负向剩磁。正是利用磁性材料的两种不同剩磁状态来表示二进制信息。

6.8磁盘存储器6.8.1磁表面存储信息基础

规定+Br表示1，则-Br表示0。如要使磁性材料存1，则加正向脉冲电流；若存0，则加反向脉冲电流。根据电磁感应原理，变化磁场穿过闭合线圈时，可以在线圈中产生感应电势或电流。如果让已被磁化的磁性材料在绕有线圈回路的磁头空隙处运动，使穿过线圈回路中的磁通量发生变化，那么在线圈中将会产生感应电信号，这样就可以把通过磁性材料的不同剩磁状态所表示的二进制信息转换为电信号输出。这就是磁性材料存储二进制信息的基本原理。

无论哪种磁表面存储器，记录信息的过程都是一种电磁信息转换过程，它是通过磁头和与磁头作相对运动的磁介质来实现的。

磁表面存储器的读写设备能把数据脉冲序列转换为磁表面介质上的不同磁化状态，这就是写过程；反过来也可以把磁表面介质上不同的磁化状态还原为数据脉冲序列，即读过程。工作过程可用下页图表示。

（2）磁表面存储信息的读写原理

磁表面存储器写入和读出信息，都是由磁头来实现的，磁头的结构如图所示。

①写操作由图可见，写过程就是把数据序列经过写电路形成写电流，写电流流经写线圈，产生与数据相对应的磁场，磁化磁头缝隙下的磁层，完成“电—磁”转换。载磁体在磁头下面作恒速运动，输入的脉冲序列不断改变磁头中电流的方向，也就是不断改变磁场的方向，则在表面磁介质上形成一串与输入脉冲序列相对应的有规律的小磁化单元。若假定该磁化单元的极性表示为二进制信息0，则其相反的极性就表示为1。

②读操作读过程就是把对应于二进制数据序列的阶跃脉冲序列从磁表面介质中还原出来，完成“磁—电”转换。读出记录在磁表面上的信息，是通过磁头与载磁体之间的相对运动来实现的。当磁头与被磁化了的磁层表面作相对运动时，磁头铁芯中的磁力线发生变化，在磁头线圈回路中便产生感应电势信号（由于磁化单元中剩余磁感应的方向不同，因而磁头线圈回路中的感应电势方向也不同，从而可以读出在磁表面上的信息是1或是0），这个信号经过读电路放大和处理后，就还原出原来写进去的那种数据脉冲序列，完成了对磁表面介质的读过程。

（3）磁表面存储器的记录方式

记录方式就是磁表面存储器记录二进制信息的方式。为了提高磁表面存储器的记录密度和增强记录的可靠性，采用了多种记录方式。但目前磁表面存储器常用的记录方式是调频制FM（frequencymodulation）方式和改进型调频制MFM（modifiedfrequencymodulation）方式。采用何种方式取决于数据信号和时钟信号的编码方式。

磁盘存储器主要由3部分组成:磁盘、磁盘驱动器和磁盘控制器。（一）磁盘磁盘分为两种，若磁盘盘片用铝合金制成，称为硬磁盘；若磁盘盘片用塑料制成，则称为软磁盘。在磁盘盘片表面上涂以极薄的磁性氧化物层，作为存储信息的载体。1）软磁盘简称软盘。在微机系统中使用的软盘主要有5.25英寸和3.5英寸两种。5.25英寸软盘封装在方形的保护套内，3.5英寸软盘封装在一个保护磁盘的硬塑料套中。6.8.2磁盘存储器的组成

通常把一张软盘片的两个面都分成若干条磁道，每条磁道又分成若干个扇区，每个扇区可存放一定字节的数据。由于存取文件是以扇区为单位进行的。因此，必须对每个扇区地址进行编号，这种编号称为软盘地址。软盘地址一般由磁道号、面(头)号、区段号组成。①磁道号。在软盘上，从最外侧00道开始，依照顺序向里排列。再向里排列还有10道左右的备份磁道，用来替换坏磁道。

②面(磁头)号。对双面软盘驱动器而言，0面对应的读/写磁头，编号记作00；1面对应的读/写磁头，编号记作01。③扇区号。通常将每一条磁道划分为若干个扇区，尽管外磁道和内磁道的记录密度不同，但扇区数相同。

软盘的格式化出厂的软盘都是空白磁盘，它不能写入信息。为了写入信息必须对盘片表面划分磁道和扇区，登记各扇区的地址标志，这种操作称为软盘格式化。格式化操作由专用软件（如磁道操作系统中的FORMAT文件）来完成。格式化后的软盘叫空盘，在空盘上就可以写入信息了。

2）硬盘

硬盘是计算机最重要的外部存储设备，包括操作系统在内的各种软件、程序、数据都需要保存在硬盘上。①硬盘的磁头

一块硬盘存取数据的工作完全是依靠磁头来进行的，磁头是硬盘进行读写的“笔尖”，通过全封闭式的磁阻感应读写，将信息记录在硬盘内部特殊的介质上。

②硬盘的盘面

硬盘内部是由金属磁盘组成的，分为单碟、双碟与多碟。它们通过表面的磁性物质结合在一起，具有更高的记录密度和更强的安全性能。目前市场上主流硬盘的盘片大都是由金属薄膜磁盘构成，这种金属薄膜磁盘较之普通的金属磁盘具有更高的剩磁和高顽力，因此也被大多数硬盘厂商所普遍采用。

③硬盘的马达

硬盘主轴上的马达控制磁头在盘片上高速工作。硬盘正因为有了马达才得以带动盘片在真空封闭的环境中高速旋转，马达高速运转时所产生的浮力使磁头飘浮在盘片上方进行工作。硬盘在工作时，通过马达的转动将用户需要存取的数据所在的扇区带到磁头下方，马达的转速越快，用户等待存取记录的时间也就越短。④硬盘的平均访问时间、平均寻道时间和平均潜伏时间硬盘的平均寻道时间是指硬盘在盘面上移动读写头至指定磁道寻找相应目标数据所用的时间。我们在描述硬盘读取数据能力的时候，目前主要以ms为计算单位，而硬盘读取数据一般在6ms～14ms之间。当硬盘的单碟容量增大时，磁头的寻道动作和移动距离会相应减少，这样也就导致硬盘本身的平均寻道时间减少，从而提高了硬盘的速度。

所谓平均潜伏时间，其含意是指相应磁道旋转到磁头下方的时间，一般情况下在2ms～6ms之间。而平均访问时间指的就是平均寻道时间与平均潜伏时间的总和。平均访问时间基本上也就代表了硬盘找到某一数据所用的时间。平均访问时间越短越好，一般情况下应该控制在11ms～18ms之间，建议用户选择那些平均访问时间在15ms以下的硬盘。

⑤硬盘的外部传输率和内部传输率

硬盘的外部数据传输率(ExternalTransferRate)是指电脑通过接口将数据传给硬盘的传输速度。所谓内部数据传输率(InternalTransferRate)就是指硬盘将这些数据记录在盘片上的速度，也称最大或最小持续传输率(SustainedTransferRate)，反映硬盘缓冲区未用时的性能。从实际应用方面分析，硬盘的外部数据传输率比内部传输率要快很多，在这两个速度之间有一缓冲区以缓解二者的速度差距。

⑥硬盘的缓冲区

硬盘的缓冲区是指硬盘本身的高速缓存（Cache)，它能够大幅度地提高硬盘整体性能。高速缓存其实就是指硬盘控制器上的一块存取速度极快的DRAM内存,分为写通式和回写式。

⑦硬盘的接口类型

硬盘的接口类型主要分为EIDE(EnhancedIntegratedDriveElectronics)和SCSI(SmallComputerSystemInterface)两种。早期的EIDE接口硬盘采用了PIOMode4模式，其传输速率可以达到16－6MB／s。SCSI接口硬盘的基本数据传输率是20MB／s(8bit,50线)。

（二）磁盘驱动器

1）软盘驱动器

软盘控制器ＦＤＣ（FloppyDiskController)是实现软盘驱动器与主机之间信息交换的接口电路，应用ＦＤＣ设计的软磁盘接口一般如图所示。

上页图软磁盘接口框图软盘控制器的型号很多，但功能相似，其主要功能是将主机的命令翻译成控制驱动器的各种信息；将磁盘上的串行信息转换为并行信息输入计算机，或把来自计算机的信息变成写入磁盘的串行信息；寄存软盘驱动器的各种状态，供主机读出；对信息进行校验等。

软盘在使用时必须由面板上狭缝插入软盘驱动器内，由驱动器实现读/写操作，驱动器结构如图所示。软盘驱动器一般由转动磁盘的驱动机构，读/写磁头的定位机构，读/写磁头，读/写逻辑，驱动电机和步进电机的控制逻辑等组成。

软盘驱动器的工作原理当软盘插入驱动器后，驱动电机在2秒内带动软盘以300转每分钟的速度在保护套内快速旋转。主机发出控制命令，通过磁盘控制电路的控制逻辑，由索引孔检测磁道的起始位置；同时步进电机转动，通过磁头定位机构带动磁头沿磁盘径向移动，以便寻找需要读写的磁道及扇区。一旦找到所寻磁道及扇区的起始位置，读写逻辑电路按程序控制命令对磁盘进行信息的存取。而对于写保护缺口被封贴的盘，禁止写电流通过磁头线圈，使信息只能读出，不能写入。双面驱动器有上下两个磁头，分别对上下两个盘面进行读/写操作。软盘驱动器由软盘控制器进行控制。软盘驱动器提供给控制器的信号有：读数据信号、索引信号(表示盘片磁道起始位置，每转一圈，发出一次)、00道信号(表示磁头正在0号磁道)和准备就绪信号。软盘控制器送给驱动器的信号有：

驱动器选择信号(使驱动器和控制器逻辑上接通)；

电机接通信号(控制主轴驱动电机旋转或停止)；步进信号(使读/写磁头按指定方向移动，每个步进信号使磁头移过一个磁道)；方向选择信号(指向磁头移动方向)；写数据及写允许信号(允许把数据写入磁盘)；磁头选择信号(选两个磁头之一)等。

2)硬盘驱动器

微机中的硬盘驱动器主要是温彻斯特磁盘驱动器(WinchesterDiskDrive)，简称温盘驱动器，俗称温盘。温盘技术的主要特点是：①温盘驱动器的HAD(HeadDiskAssembly)组件和定位机构采用全封闭方式。

②磁头采用接触式起停在磁盘表面起停区(设在盘片最内圈)。上述技术使温盘具有高密度大容量、高可靠性及小巧、对环境要求不高等优点，目前的微机几乎全部使用温盘作为系统的外存储器。

硬盘驱动器主要由两大部分组成：①头盘组件(HDA)。将磁头、盘片密封在一个腔体中。它包括磁头组件、磁头驱动机构(音圈电机驱动)、盘片及驱动机构(直流无刷电机驱动)、读写前置电路和循环过滤器等。②印刷电路板组件(PCBA)。包括控制电路、主轴电机伺服电路和音圈电机驱动电路以及硬盘驱动器读写电路等。硬盘的基本工作原理与软磁盘相同，都是利用磁表面存储信息，当磁头在旋转着的盘片表面的磁性介质上移动时进行读/写操作。

但又有许多新特点，除了全密封特点外，磁头工作时不与盘面接触，靠空气浮力使磁头浮在盘面上，其间隙很小，约为0.3μm,只有在停机与启动时磁头与盘面接触，主轴转速为3600转/分以上，寻道速度、位密度及道密度等指标均比软盘驱动器高得多。另一个重要区别是，硬盘驱动器由多个盘片构成盘片组，由主轴统一控制旋转。一般为双面磁盘片，每个盘片需两个磁头，磁头数一般为2、4、6、8等。每个盘片上的每条磁道可分为16个或32个扇区。当分为16个扇区时，则每个扇区存储512B信息；当分为32个扇区时，则每个扇区存储256B信息。每个盘片对应的同心圆磁道构成若干个圆柱面，称为柱面。显然每个柱面上存储的信息量相等。

（三）磁盘控制器

1)软盘控制器

软盘控制器FDC(FloppyDiskController)是实现软盘驱动器与主机之间信息交换的接口电路。从软盘控制器的结构上看，它与系统总线相连，一般用34芯扁平电缆连接到软盘驱动器上。

软盘控制器主要功能是采用DMA方式使软盘驱动器中磁盘与内存储器快速交换信息。将主机的命令翻译成控制软盘驱动器的各种信号；从磁盘上读回的串行信息转换成并行信息输入主机内存储器中，或者把主机内存储器中读出的并行信息变成写入磁盘的串行信息；寄存软盘驱动器的各种状态，供主机读取；对信息进行校验等。

2)硬盘控制器硬盘控制器一般由专用控制芯片、调制解调器、状态字及I/O接口等组成。硬盘控制器与系统总线的接口应包括并行数据线、地址线、DMA请求以及磁盘操作后向系统发出的中断请求信号等。

硬盘控制器与硬盘驱动器的接口标准发展很快。常用的控制器接口有：ST506/412接口IDE(IntegratedDriveElectronics)接口ESDI(EnhancedSmallDeviceInterface)接口

SCSI(SmallComputerSystemInterface)接口无论哪种接口，它都要通过内部调制解调等功能部件实现系统并行数据与硬盘驱动器串行数据两种格式的转换并传送。

1)软盘驱动器与系统的连接

驱动器自成体系，是相对独立的部件，通过总线电缆与适配器相连接。驱动器主要由3大功能系统组成：①读写系统，用于将数据写在盘片上或从盘片上读出数据，主要由电子线路实现。②磁头定位系统，用于实现磁头对磁道的寻找和定位，由电子线路和机械部件混合组成。其寻道时间及定位精度是十分重要的。③主轴驱动系统，用来保证磁盘片以一定的速度稳定地旋转。6.8.3磁盘驱动器与系统的连接图软盘驱动器与系统的连接

2)硬盘驱动器与系统的连接在软盘驱动器中，读写磁头与盘片接触在一起，以便读写数据。在硬盘驱动器中，磁头和盘片是非接触式的。主轴驱动系统使盘片高速旋转，通常达3600r/min，从而在盘片表面产生一层气垫，磁头便浮在这层气垫上。磁头与盘片间具有μm级的空隙。

相对于利用磁通变化和磁化电流进行读写的磁盘，人们把用光学原理读写信息的圆盘叫做光盘。光盘存储技术是采用磁盘以来最重要的新型数据存储技术，它具有容量大、速度高、工作稳定可靠以及耐用性强等许多独特的优良性能。6.9光盘存储器

(1)尺寸。标准的CDROM和CDDA盘片的直径均为120mm,中心装卡孔为15mm，厚度为1.2mm。

(2)记录密度（107－108位/cm2）,存贮容量（580或680MB）。

(3)数据传输速率。以原始的150MB/s传输速率为基础，出现了2倍速、4倍速、8倍速、12倍速的光盘驱动器。.

(4)缓冲器的大小。为了提高光盘驱动器的效率，每个光驱都配有自己的缓冲区（即一个用电池供电的RAM区），缓冲区的大小直接影响光驱的性能。一般在64KB-1MB。

(5)平均存取时间。早期的单速150KB/s光驱存取信息的平均时间为350ms,二倍速光驱为200ms左右，四倍速光驱大约在100－160ms。6.9.1光盘的主要技术指标

1）只读光盘

只读光盘是一次成型的产品，由一种称为母盘的原盘压制而成。其主要特点是盘上信息一次制成，可以复读而不能再写。现在人们广泛使用的CD音乐盘、VCD影碟以及存放多媒体信息的光盘CDROM等都属此类。这种光盘的存储容量一般在650MB--700MB左右。6.9.2典型光盘

2）DVD数字视盘DVD是1996年推出的一种数字视盘，主要由于存储视频图像。一张DVD盘片可存储47GB--177GB的数据。目前，DVD的最大数据传输速率为2MB/s左右。

3）一次性刻录光盘CD-RCD-R是只能写入一次的光盘。它需要专门的刻录机来刻录信息，一旦将信息刻录好之后就再也不能更改。这种光盘的容量一般为650MB。

4）可擦写光盘

可擦写光盘与CD-ROM光盘的本质区别是可以重复读写信息，如MO,PD,CD-RW等均属此类光盘。其中，MO（magnetoopticaldisk，磁光盘）是利用磁性材料作为记录介质而用激光作为记录、读出和擦除手段的存储器。目前流行的3.5寸MO光盘容量有230MB、640MB和1.5GB几种。（一）光盘存储器的组成下图是光盘数据存储系统的工作原理图。该系统的功能部件包括：6.9.3盘存储器的组成及写读原理该系统的功能部件包括：(1)激光源和与之相连的形成读／写光点的光学系统，通过它可将数据写入光盘或由其中读出。(2)检测和校正读／写光点与数据道之间的定位误差的光电系统。通过光检测器产生聚焦伺服与跟踪伺服信号，根据这些信号在与光盘垂直的方向上移动聚焦透镜，在光盘的半径方向上移动聚焦透镜或使跟踪反射镜偏转，即可相应地实现聚焦控制和跟踪控制，把激光聚焦在光盘的记录层上，使光点中心与信道中心吻合。(3)检测和读出数据的光电系统。通过数据光检测器产生数据信号，在记录过程中还产生形成凹坑（或其他信息标志）的监测信号。以上3部分组成小巧的光学读／写头，简称光头，即图中的点划线内部分。(4)移动光头的机构。光头安置在平台或小车上，并与直流电机连接，以便在径向读／写数据，校正光盘的偏心。(5)写／读数据通道中的编码／译码，以及误差检验与校正（即ＥＣＣ）电路。(6)光盘，即数据存储媒体。(7)光盘旋转机构。由直流电机转动光盘，通过旋转编码器产生伺服信号，控制光盘转速，以便进行写／读操作。(8)光盘机的电子线路，包括所有运动机构的伺服电路，和把数据传送到光盘以及从光盘上输出数据的通道电路。光盘存储系统的数据通道如图示。

用户数据通过接口被送进输入缓冲器，缓冲器可提供“弹性”存储能力，以适应变化着的输入数据速率。数据从输入缓冲器以称为子块的字符组形式进入记录格式器。每个子块要通过错误检测与校正编码器，加入奇偶校验位，以便随后读出时进行错误保护。记录格式器将子块组成地址块，在其上加入地址信息，以便于读出时的数据检索。最后，记录格式器将地址块编组成若干字节的面向用户的数据块，这是读出时可随机检索的最小数据单位。

(二)盘片的构造

盘片是一个圆形薄片,其外尺寸有多种，最常见的标准尺寸是外径120mm，内孔径15mm，厚度1.2mm，其剖面图见下页。盘片由3层组成：一层是用透明的聚碳酸脂构成的衬底；一层是记录着信息的铝反射层