第6章半导体存储器

第6章半导体存储器半导体存储器是一种由半导体器件构成的能够存储数据、运算结果、操作指令的逻辑部件。主要用于计算机的内存储器。本章对其特点、分类、技术指标予以简单介绍，并介绍基本存储单元的组成原理，集成半导体存储器的工作原理及功能。本章重点要求掌握各类存储器的特点、存储器容量扩展和用存储器实现组合电路。6.1概述⒈半导体存储器的特点及分类按制造工艺的不同可把存储器分成TTL型和MOS型存储器两大类。TTL型速度快，常用作计算机的高速缓冲存储器。MOS型具有工艺简单、集成度高、功耗低、成本低等特点，常用作计算机的大容量内存储器。6.1概述⒈半导体存储器的特点及分类按存储二值信号的原理不同存储器分为静态存储器和动态存储器两种。静态存储器是以触发器为基本单元来存储0和1的，在不失电的情况下，触发器状态不会改变；动态存储器是用电容存储电荷的效应来存储二值信号的。电容漏电会导致信息丢失，因此要求定时对电容进行充电或放电。按工作特点不同半导体存储器分成只读存储器、随机存取存储器和顺序存取存储器。6.1概述⒉半导体存储器的技术指标存取容量：表示存储器存放二进制信息的多少。二值信息以字的形式出现。一个字包含若干位。一个字的位数称做字长。通常，用存储器的存储单元个数表示存储器的存储容量，即存储容量表示存储器存放二进制信息的多少。存储容量应表示为字数乘以位数。选中哪些存储单元，由地址译码器的输出来决定。即由地址码来决定。地址码的位数n与字数之间存在2n=字数的关系。如果某存储器有10个地址输入端，那它就能存210=1024个字。6.1概述⒉半导体存储器的技术指标存取周期：存储器的性能取决于存储器的存取速率。存储器的存取速度用存取周期或读写周期来表征。把连续两次读（写）操作间隔的最短时间称为存取周期。6.2只读存储器半导体只读存储器(Read-onlyMemory,ROM)是具有n个输入b个输出的组合逻辑电路。地址输入Addressinput数据输出DataoutputCS片选控制线6.2只读存储器只读存储器存储了一个n输入b输出的组合逻辑功能的真值表。2输入4输出组合逻辑功能表地址内容A1

A0D3D2D1D0000110110101101101011100可以将其存储在22×4的只读存储器中6.2只读存储器只读存储器是一种组合电路，当信息被加工时或被编程时，认为信息是存储在ROM中。其特点是电路结构简单，电路形式和规格比较统一，在操作过程中只能读出信息不能写入。通常用其存放固定的数据和程序，如计算机系统的引导程序、监控程序、函数表、字符等。只读存储器为非易失性存储器(nonvolatilememory)，去掉电源，所存信息不会丢失。分类ROM按存储内容的写入方式，可分为固定ROM可编程序只读存储器(ProgrammableReadOnlyMemory，简称PROM)可擦除可编程序只读存储器(ErasableProgrammableReadOnlyMemory，简称EPROM)。⒈固定只读存储器ROM固定ROM，在制造时根据特定的要求做成固定的存储内容，出厂后，用户无法更改，只能读出。有TTL型和MOS型ROM两种。⒈固定只读存储器ROMROM由地址译码器、存储矩阵、输出和控制电路组成，如图6-1所示。地址译码器地址输入W0……WN-1存储矩阵

N×M输出及控制电路D0DM-1……数据输出图6-1ROM结构图⒈固定只读存储器ROM图6-2是一个4×4位的NMOS固定ROM。图6-2NMOS固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&&&&1111存储矩阵输出电路地址译码字线位线D3D2D1D0W3W2W1W0⒈固定只读存储器ROM图6-3是ROM的点阵图。D3D2D1D0W3W2W1W0图6-3ROM的符号矩阵表6-1ROM中的信息表地址内容A1

A0D3D2D1D0000110110101101101011100存储矩阵的输出和输入是或的关系，这种存储矩阵是或矩阵。地址译码器的输出和输入是与的关系，因此ROM是一个多输入变量（地址）和多输出变量（数据）的与或逻辑阵列。位线与字线之间逻辑关系为：D0=W0+W1

D1=W1+W3D2=W0+W2+W3D3=W1+W3⒉可编程只读存储器(PROM)PROM的存储内容可以由使用者编制写入，但只能写入一次，一经写入就不能再更改。PROM和ROM的区别在于ROM由厂家编程，而PROM由用户编程。出厂时PROM的内容全是1或全是0，使用时，用户可以根据需要编好代码，写入PROM中。⒉可编程只读存储器(PROM)图6-4为一种PROM的结构图，存储矩阵的存储单元由双极型三极管和熔断丝组成。⒊可擦可编程只读存储器(EPROM)PROM只能写一次的原因是熔丝断了，不能再接通。EPROM的存储内容可以改变，但EPROM所存内容的擦除或改写，需要专门的擦抹器和编程器实现。在工作时，也只能读出。⒊可擦可编程只读存储器(EPROM)可擦除可编程存储器又可以分为：光可擦除可编程存储器UVEPROM(Ultra—VioletErasableProgrammableRead－OnlyMemory)⒊可擦可编程只读存储器(EPROM)可擦除可编程存储器又可以分为：电可擦除可编程存储器E2PROM(ElectricalErasableProgrammableRead－OnlyMemory)快闪存储器(FlashMemory)等。快闪存储器以其高集成度、大容量、低成本和使用方便等优点得到广泛应用。例如在一些较新的计算机主板上采用FlashROMBIOS，会使得BIOS升级变得非常方便。例6-1试用ROM设计一个能实现函数y=x2的运算表电路，x的取值范围为0~15的正整数。解：因为自变量x的取值范围为0~15的正整数，所以应用4位二进制正整数，用B=B3B2B1B0表示，而y的最大值是225，可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。根据y=x2的关系可列出Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0与B3、B2、B1、B0之间的关系如表6-2所示。例6-10149162536496481100121144169196225十进制数注00000000000000010000010000001001000100000001100100100100001100010100000001010001011001000111100110010000101010011100010011100001Y7Y6Y5Y4Y3Y2Y1Y0输出0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0输入例6-16.3随机存取存储器随机存取存储器RAM(RandomAccessMemory)可随时从任一指定地址存入(写入)或取出(读出)信息。在计算机中，RAM用作内存储器和高速缓冲存储器。RAM分为静态SRAM和动态DRAM；静态RAM又分为双极型和MOS型。6.3随机存取存储器静态RAM(StaticRAM，SRAM)一旦将1个字写入某个存储位置中，只要不断电，其存储内容保持不变，除非该存储位置被重新写入信息。动态RAM(DynamicRAM，DRAM)，必须对存储的数据进行读出和重写操作来周期地刷新，否则存储器中的数据将会消失。6.3随机存取存储器大多数RAM在断电后，所存储的数据会消失，是易失性存储器(volatilememory)。一些RAM在断电后仍能保持存储的数据不变，如老式的磁芯存储器和现代的CMOS静态RAM。CMOS静态RAM含有一个寿命为10年的锂电池。近年来，出现了非易失性铁电RAM(ferroelectricRAM)，这些器件将磁元件和电元件组合在单个IC芯片上，断电后，保持状态不变。⒈静态RAMRAM具有地址输入、控制输入、数据输出和数据输入。地址输入数据输入控制输入数据输出Chip-select(CS)inputOutput-enable(OE)inputWrite-enable(WE)⒈静态RAM静态RAM中存储单元的工作原理与D锁存器类似，不同于边沿式D触发器。即无论什么时候选中WE输入，所选存储单元的锁存器总是打开的或是透明的，输入数据流入或通过锁存器。所存储的实际值是在锁存器关闭时存在的值。⒈静态RAM静态RAM通常只具有两种已定义的存储操作：读当CS和OE有效时，地址呈现在地址输入端上，所选存储位置上的锁存器输出被传递到DOUT。写地址呈现在地址输入端，数据字呈现在DIN上，接着CS和WE有效；所选存储位置上的锁存器被打开，输入字被存储。⒈静态RAM静态RAM的内部结构静态RAM中的每一位存储单元具有图示电路相同功能。SRAM单元被组合成带有附加控制逻辑的阵列中，形成完整的静态RAM。⒈静态RAM8×4静态RAM的内部结构在读操作中，输出数据是地址输入的组合函数，在输出总线使能时，改变地址线是无损害的。读操作的存取时间是从最后一个地址输入变得稳定开始计算的。⒈静态RAM8×4静态RAM的内部结构在写操作中，输入数据存储在锁存器中。在WR_L有效的瞬间不要求锁存器的D输入数据达到稳定，它只需要在WR_L失效前某个时刻达到即可。⒈静态RAM8×4静态RAM的内部结构在写操作中，地址输入在WR_L有效之前的一段建立时间内必须达到稳定，并在WR_L失效后的一段时间内保持稳定。否则数据可能“喷洒”在阵列的各个地方。⒈静态RAM8×4静态RAM的内部结构仅当CS_L和WE_L同时有效时，WR_L在内部才有效。因而一个写周期(writecycle)是从CS_L和WE_L有效时开始，到二者中任一个失效时结束。⒈静态RAMSRAM的常见应用在小的微处理机系统中做数据存储，通常是在“嵌入式”应用中，如电话、烤炉、电子减振器等。通用计算机中常用DRAM。超快速SRAM通常在高性能计算机的“高速缓冲”存储器中存储常用指令和数据。⒉动态RAMSRAM中最基本的存储器单元是D锁存器，在分立设计中需要4个门电路，在定制设计的SRAMLSI芯片中，需要4-6个晶体管实现。为了构建具有较高密度的RAM，芯片设计者发明了每位只用一个晶体管的存储器单元。⒉动态RAMDRAM的结构仅用一个晶体管构建一个双稳元件是不可能的。动态RAM(dynamicRAM，DRAM)中的存储器单元是在微小的电容器上存储信息，并通过一个MOS管来存取这些信息。位线字线DRAM中一位存储单元通过将字线设置为高电平以存取这些信息。⒉动态RAMDRAM的结构写入信息时，字线为高电平，MOS管导通，对电容充电，相当于写入1信息。⒉动态RAMDRAM的结构读出信息时，位线首先被预充电到高、低电平间的中间电压，接着将字线设为高电平，根据电容器的电压是高电平还是低电平，决定被预充电的位线被推高一点还是推低一点。通过读出放大器(senseamplifier)能检测到这一微小变化，并将其恢复成相应的0或1。注意，读一个单元会破坏存储在电容器上的原始电压，因而数据在读之后必须重新写入原来的单元。⒉动态RAMDRAM的结构DRAM单元中的电容器具有很少电容量，但存取它的MOS晶体管却有很高的阻抗，因此需要相对很长的时间(很多毫秒)才能使高电压放电到低电平。⒊集成RAM简介图6-14是Intel公司1k×4的CMOS型静态RAM2114的结构图。行地址译码器64×64存储矩阵I/O电路列地址译码器………………读写控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CSR/WD0D1D2D3执行写操作执行读操作正确使用2114RAM的关键是掌握各种信号的时序关系。⒊集成RAM简介如图是Intel公司的MOS型静态RAM2114的外引脚排列图。⒊集成RAM简介如图为CMOS型2k×8的静态RAM6116外引脚排列图。⒊集成RAM简介如图为CMOS型8k×8的静态RAM6264外引脚排列图。⒋RAM的扩展RAM的种类很多，存储容量有大有小。当一片RAM不能满足存储容量需要时，就需要将若干片RAM组合起来，构成满足存储容量要求的存储器。RAM的扩展分为位扩展和字扩展两种。⒋RAM的扩展⑴位扩展字数满足要求，而位数不够时，应采用位扩展。实现位扩展的原则是：①多个单片RAM的I/O端并行输出。②多个RAM的CS接到一起，作为RAM的片选端（同时被选中）；③地址端对应接到一起，作为RAM的地址输入端。④多个单片RAM的R/W端接到一起，作为RAM的读/写控制端（读/写控制端只能有一个）；⒋RAM的扩展⑴位扩展图6-15RAM位扩展接线图CSR/WA0A1A7I/O1I/O2I/O3I/O4CS256×1位RAM(1)A0A1…A7R/WCS256×1位RAM(2)A0A1…A7R/WCS256×1位RAM(3)A0A1…A7R/W256×1位RAM(4)A0A1…A7R/WCS⒋RAM的扩展⑵字扩展在RAM的数据位的位数足够，而字数达不到要求时，需要进行字扩展。字数增加，地址线数相应增加。如256×8位RAM的地址线数为8条，而1024×8位RAM的地址线数为10条。

⒋RAM的扩展实现字扩展的原则是：①多个单片RAM的I/O端并接，作为RAM的I/O端②多片构成字扩展之后，每次访问只能选中一片，选中哪一片，由字扩展后多出的地址线决定。多出的地址线经输出低有效的译码器译码，接至各片RAM的CS端；③地址端对应接到一起，作为低位地址输入端。④R/W端接到一起作为RAM的读/写控制端（读写控制端只能有一个）；⒋RAM的扩展R/WA0A1A7256×8位RAM(1)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(2)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(3)A0A1…A7R/WCSI/O1I/O8I/O4256×8位RAM(4)A0A1…A7R/WCSI/O1I/O8I/O4A8A9F0F1F2F32线-4线译码器例6-1试用1024×4位RAM实现4096×8位存储器。解：4096×8位存储器需1024×4位RAM的芯片数根据2n=字数，求得4096个字的地址线数n=12，两片1024×4位RAM并联实现了位扩展，达到8位的要求。地址线A11、A10接译码器输入端，译码器的每一条输出线对应接到2片1024×4位RAM的CS端。连接方式见图6-17所示。例6-1例用RAM2114和74LS138组成4k×8位的存储系统，写出设计思想，画出逻辑图。解：RAM2114的容量是1k×4位，若要组成4k×8位的存储系统，需同时进行字位扩展，首先进行用2片2114进行位扩展，组成1k×8的RAM，也称为一页面。在位扩展的基础上用4个页面进行字扩展。习题解答6-1为什么用ROM可以实现逻辑函数式？解：ROM的存储矩阵由与阵列和或阵列组成。与阵列的输入为地址码，输出为地址译码器的输出，包含了全部输入变量的最小项。或阵列的输出（数据输出）为最小项之和。这样，用具有2n个译码输出和m位数据输出的ROM，可以得到一组最多为m个输出的n个变量的逻辑函数。习题解答6-2已知固定ROM中存放四个四位二进制数为0101，1010，0010，0100，试画出ROM的结点图。解：四位二进制数0101，1010，0010，0100的结点图如图所示。

D3D2D1D0W3W2W1W0题6-2的结点图习题解答6-3ROM点阵图及地址线上波形图如图6-18，试画出D3~D0线上的波形图。习题解答6-3解：由题图示ROM结点图可以得到：

由表达式画出波形图如图所示。习题解答6-5下列RAM各有多少条地址线？（1）512×2位（2）1K×8位（3）2K×1位（4）16K×1位（5）256×4位（6）64K×1位解：⑴512×2位：512=29，故有9个地址输入端。⑵1K×8位:1K=1024=210，故有10个地址输入端。⑶2K×1位:2K=2048=211，故有11个地址输入端。⑷16K×1位:16K=214，故有14个地址输入端。⑸256×4位:256=28，故有8个地址输入端。⑹64K×1位:64K=216，故有16个地址输入端。习题解答6-6将256×1位的RAM扩展成下列存储器：（1）2048×1位（2）256×8位