第七章双极型逻辑集成电路

2009-3-15韩良1第七章双极型逻辑集成电路2009-3-15韩良2§7-1TTL与非门电路

TTL（TransistorTransistorLogic）——晶体管晶体管逻辑集成电路是双极型集成电路的基础，是集成电路产生最早的产品。2009-3-15韩良3

思考题1.各种结构的TTL与非门单元电路各自的特点是什么？2.各种结构的TTL与非门单元电路中各个元器件的作用是什么？3.什么是OC门？它解决了什么问题？2009-3-15韩良47.1.1两管单元TTL与非门

1.结构和工作原理VCCFR2R1ABCT1T2开态：输入全为高电平或浮空F=A.B.C

T1

反向有源

T2

饱和输出低电平关态：输入有低电平

T1

深饱和

T2

截止输出高电平()OLRCESOOLIIrVV-+=22CES2OHCCOHIRVV2-=2009-3-15韩良57.1.1两管单元TTL与非门

2.电压传输特性VCCFR2R1ABCT1T201234VoVi0.80.4单位:VF=A.B.C2009-3-15韩良67.1.1两管单元TTL与非门

3.抗干扰能力VCCFR2R1ABCT1T201234VoVi0.80.4单位:VVILVIHVOLVLVWVOLVNMLVOHVNMH

从电压传输特性上可以看到，当输入信号偏离正常的低(高)电平而升高(或降低)时，输出的高(低)电平并不是立刻改变。因此，允许输入的高、低电平信号各有一个波动范围。在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围称为输入端噪声容限。VOH01234VoVi0.80.4单位:VVOLVNMLVOHVNMHVDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax2009-3-15韩良87.1.1两管单元TTL与非门

4.瞬态特性VCCFR2R1ABCT1T2截止过程：由于多射极晶体管T1的反抽作用，T2迅速截止，输出电平上升速度主要取决于IR2和负载电容的大小。一般速度较快。导通过程:导通速度取决于输出晶体管T2基极驱动电流和负载电容大小。前者一般较小，导通速度慢。2009-3-15韩良97.1.1两管单元TTL与非门

5.常用单元电路形式VCC（a）VCC（b）VCC（c）图(b)提高了本级门低电平抗干扰能力，同时也使输出低电平抬高。因此对后级门有一定要求。图(c)输出高电平被箝位，使输出逻辑摆幅变低，提高电平转换速度。静态功耗将增大。2009-3-15韩良107.1.1两管TTL与非门

6.多发射极晶体管的设计VCCFR2R1ABCT1T2①降低多发射极晶体管T1反向漏电流的重要性

当输入端全接高电平时，多发射极晶体管T1反向有源工作，输入端产生与T1基极电流成正比的输入漏电流，会引起前级输出的高电平下降，严重时会引起逻辑错误。2009-3-15韩良11BCE

晶体管反向有源时，集电结正偏，基区寄生电阻在基区引起电位差，基极电流很少进入内基区，即引起晶体管效应的基极电流很小，因而产生的反向漏电流很小。②长脖子基区减小反向漏电流原理BAC7.1.1两管TTL与非门

6.多发射极晶体管的设计2009-3-15韩良12③长脖子基区多发射极晶体管版图长脖子基区长脖子基区通常选取2~3方（约500欧姆）等位接触

为了使多个发射区处于相同的基区电位，在多个发射区旁应设计基区等位孔并用金属覆盖。7.1.1两管TTL与非门

6.多发射极晶体管的设计2009-3-15韩良13

晶体管反向有源时，集电结正偏，由于肖特基二极管正向压降低对集电结进行钳位，基极电流被旁路掉，不会产生的反向漏电流。只有当基极电流较大时才会有一部分流入基区产生的反向漏电流。④肖特基晶体管减小反向漏电流原理P-SubN–-epiP+P+PN+N+EBC7.1.1两管TTL与非门

6.多发射极晶体管的设计2009-3-15韩良14⑤肖特基多发射极晶体管版图肖特基二极管等位接触

为了使多个发射区处于相同的基区电位，在多个发射区旁应设计基区等位孔并用金属覆盖。7.1.1两管TTL与非门

6.多发射极晶体管的设计2009-3-15韩良157.1.2三管单元TTL与非门

1.结构及工作原理VCCFR2R1ABCR3T1T2T3D开态：输入全为高电平或浮空T1

反向有源，T2

、T3饱和关态：输入有低电平T1

深饱和，T2

、T3截止CES3OLVV=输出低电平输出高电平R2CCOHIRVV2-=-VD2009-3-15韩良16VCCFR2R1ABCR3T1T2T3DT2的作用：提高抗干扰能力加快了导通速度影响了截止速度D的作用：加快T3退饱和(截止)

控制T3饱和度R3的作用：为T3提供泄放通路（加快截止，对导通不利）

扇出能力差，速度慢，容性负载能力差7.1.2三管单元TTL与非门

2.特点2009-3-15韩良177.1.2三管单元TTL与非门

3.常用单元电路形式VCCFT1RT3VCCFVCCF（a）（b）（c）图(b)输出高电平被箝位降低输出的逻辑摆幅图(c)将二极管D改为电阻R。

R=0时,T3不饱和，速度快，但低电平驱动差。

R=∞时，属于OC门，速度慢，低电平驱动强。

一般可取R=100（抗饱和与非门）

三管单元仍没能被以单块集成电路形式应用到市场，而是常作简化逻辑单元电路被应用在中大规模集成电路中。2009-3-15韩良187.1.3四管单元TTL与非门VCCFR2R1ABCR3T1T2T3DT4R4

设电源电压VCC=5V,输入信号的高、低电平分别为VIH=3.4V,VIL=0.2V。PN结的开启电压VON=0.7V。当输入有低电平时，如VA=

VIL,T1发射结必然导通，导通后T1的基极电位被钳在

VB1=VIL+VON=0.9V2009-3-15韩良197.1.3四管单元TTL与非门VCCFR2R1ABCR3T1T2T3DT4R4

因此T2的发射结不会导通。由于T1的集电极回路电阻是R2和T2的B-C结反向电阻之和，阻值非常大，因而T1工作在深饱和区,VCE(sat)=0V。T2截至，Vc2为高电平，VE2为低电平，从而T3导通，T4截至，输出高电平。R2CCOHIRVV2-=-VD-Vbe32009-3-15韩良207.1.3四管单元TTL与非门VCCFR2R1ABCR3T1T2T3DT4R4

当输入全为高电平VIH时，如果不考虑T2的存在，则应有VB1=VIH+VON=4.1V。而由于T2和T4的存在，T2和T4的发射结必然同时导通。VB1被钳在2.1V，T2导通使Vc2降低而VE2升高，导致T3截至，T4导通，输出低电平。CES4OLVV=2009-3-15韩良217.1.3四管单元TTL与非门VCCFR2R1ABCR3T1T2T3DT4R4T3、T4：构成推挽输出，负载能力加强二极管D：防止T3、T4同时导通SN54/74和SN54L/74L系列电阻R4：起限流作用2009-3-15韩良227.1.4五管单元TTL与非门

VCCFR2R1ABCR3T1T2T3DT4R4四管单元与非门在输出端从低电平向高电平转换的瞬间，从电源经R4、T3、D到T4有瞬态大电流流过，因而在二极管D的PN结有大量的存储电荷，由于在线路上没有泄放回路，这些电荷只能靠管子本身的复合消失，影响开关速度。2009-3-15韩良237.1.4五管单元TTL与非门

1.结构及工作原理VCCFR2R1ABCR3T1T2T3T4R5T5R4开态：输入全为高电平或浮空T1

反向有源，T2、T5饱和T3正向导通，T4截止关态：输入有低电平T1

深饱和，T2、T5截止，T3、T4正向导通输出高电平CES5OLVV=输出低电平R2CCOHIRVV2-=-Vbe4-Vbe32009-3-15韩良247.1.4五管单元TTL与非门

2.特点VCCFR2R1ABCR3T1T2T3T4R5T5R4T3

、T4构成达林顿管，代替四管单元的T3和D，T4的VBE同时起到电平位移作用，但由于此时VCB4=VCE3＞0，T4不进入饱和，所以T4导通时基区的存储电荷大大减小，而且T4的基极有R4泄放电阻，可在倒相时泄放存储电荷，因而提高了电路的工作速度。2009-3-15韩良257.1.4五管单元TTL与非门

2.特点VCCFR2R1ABCR3T1T2T3T4R5T5R4而且，达林顿管射随器的电流增大，输出电阻小，有利于对负载电容的充电。从而提高了电路的工作速度，也增大了电路高电平输出时的负载能力。2009-3-15韩良267.1.4五管单元TTL与非门

2.特点VCCFR2R1ABCR3T1T2T3T4R5T5R4T3、T4：达林顿结构，加强驱动T5与T3、T4：构成推挽输出，加强驱动能力；电阻R4

：为T4提供泄放电荷通路；电阻R5：起限流作用。SN54H/74H系列

做内部驱动门时，可以取R5=0,以便加快速度2009-3-15韩良277.1.5六管单元TTL与非门四管和五管与非门电路中，输出管T5的基极回路由电阻R3构成。当输入电压Vi≥0.55V时，T2管开始导通，而此时T5管尚未导通，对应下图红线段的线性区。VCCFR2R1ABCR3T1T2T3T4R5T5R4ViVo00.6v1.3v斜率=R2R3三、四、五管单元2009-3-15韩良287.1.5六管单元TTL与非门由于电压传输特性曲线上出现了线性区。使电路的抗干扰能力下降。而且在电路导通的瞬间，由于R3的存在，分走了部分T5的基极驱动电流，使下降时间延长。VCCFR2R1ABCR3T1T2T3T4R5T5R4ViVo00.6v1.3v斜率=R2R3三、四、五管单元2009-3-15韩良297.1.5六管单元TTL与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6T6,Rb,Rc构成有源泄放网络代替R3，由于Rb的存在，使T6管比T5管晚导通，所以T2管的发射极电流全部灌入T5管的基极，使T2和T5管几乎同时导通，改善了电压传输特性。提高了抗干扰能力。ViVo00.6v1.3v斜率=R2R3三、四、五管单元有源泄放网络在TTL后续系列电路中被广泛采用

2009-3-15韩良307.1.5六管单元TTL与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6而当T5管导通饱和后，T6管也逐渐导通并进入饱和，对T5管进行分流，使T5管的饱和度变浅，超量存储电荷变小，因而T5管退出饱和的速度得到提高。在截止的瞬态，由于T6的基极没有泄放回路，完全靠复合消除存储电荷所以T6管比T5管晚截止，使T5管有一个很好的泄放回路而很快脱离饱和，提高了电路的工作速度。有源泄放网络在TTL后续系列电路中被广泛采用

2009-3-15韩良317.1.5六管单元TTL与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6有源泄放网络(T6

RbRc)1.缩短导通时间和截止时间，提高了速度。2.同时使电压传输特性曲线矩形化，增强抗干扰能力。有源泄放网络在TTL后续系列电路中被广泛采用。

3.降低了功耗2009-3-15韩良327.1.6STTL与非门

在六管单元基础上，将进入饱和区工作的晶体管都加上肖特基二极管箝位（采用抗饱和晶体管），减少存储电荷，提高速度。但VOL略有上升。VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6SN54S/74S系列2009-3-15韩良337.1.7LSTTL与非门

1.结构及特点SN54LS/74LS系列1.将多射极晶体管改为肖特基二极管(响应快)，提高速度，减小IIH。但是抗干扰能力下降。2.将电阻R4由接地改为接输出，降低功耗。在STTL单元基础上改进：3.将所有电阻阻值加大，降低功耗。牺牲一定速度。CRbVCCFR2R1ABT2T3T4R5T5R4RcT64.增加两个反馈二极管，加快负载电容放电，并加快T5管导通，提高速度。2009-3-15韩良347.1.7LSTTL与非门

2.输入端改进SN54ALS/74ALS系列VCCR1ABCT2提高抗干扰能力提高泄放速度ABCT2VCCR1极大地减小了输入端路电流IIL2009-3-15韩良357.1.8TTLOC门（OpenCollector）

YVCCVCCVCC

如右图所示，普通TTL电路在进行“线与”时，如果有两个输出为高电平，另一个输出为低电平，则会有很大的电流灌向输出低电平的电路。

这个电流的数值将远远超过正常工作时的电流，可能使门电路损坏。采用OC门可以解决此问题。2009-3-15韩良367.1.8TTLOC门（OpenCollector）

1.基本结构VCCFR1ABCT1T2VCCFR2R1ABCR3T1T2T3VCCFR2R1ABCRbT1T2T5RcT62009-3-15韩良377.1.8TTLOC门（OpenCollector）

2.基本应用YRLVCCVCCVCCVCCYVCCVCCVCC2009-3-15韩良387.1.9TTL三态门输出有三种状态：0,1,Z

当OC门的输出由低电平变为高电平时，由于没有一般与非门的有源上拉作用，驱动容性负载只能通过数值较大的上拉电阻来实现，所以速度慢，负载能力差。可以采用三态逻辑门电路。2009-3-15韩良397.1.9TTL三态门输出有三种状态：0,1,ZVCCMGVCCFAB基本门控制门CDFABEBUSG1G2G3应用示例2009-3-15韩良40§7-2

单管逻辑门电路2009-3-15韩良41

思考题1.单管逻辑门的工作原理是什么？2.单管逻辑门运用特点是什么？级连时应注意什么？2009-3-15韩良427.2.1单管禁止门A为0时，禁止B信号B为1时，禁止A信号VCCRLTABFABF001011100111F=A·BABFABF2009-3-15韩良437.2.2单管串级与非门

与单管禁止门相比较：由单发射极改为多发射极，多发射级的输入信号之间是“与”的关系。VCCRLTABFCF=A·B·CABFC2009-3-15韩良447.2.3单管逻辑门的逻辑扩展

1.C1-E2连接F1=A1·B1·C1

VCCRLB2F2A1B1C1A2F1=A2A1·B1·C1+A2·B2F2A2B1C1B2A1F2=A2·B2·F12009-3-15韩良457.2.3单管逻辑门的逻辑扩展

2.C1-C2“线与”F=A1·B1·C1+A2·B2·C2FA1B2C2A2C1B1VCCRLFA1B1C1A2B2C22009-3-15韩良467.2.3单管逻辑门的逻辑扩展

3.E1-E2连结RL'A'AFRLF'OPVCCAA'FF’OPF'=A'

·OPF=A·OP2009-3-15韩良477.2.3单管逻辑门的逻辑扩展

4.C1-B2连接VCCRLT2B2FC2T1A1B1C1FA1B1C1B2C2F=A1·B1·C1·B2·C22009-3-15韩良487.2.3单管逻辑门的逻辑扩展

5.异或非门F=A⊕BABFVCCRLABF2009-3-15韩良497.2.4单管逻辑门运用特点

1.输出低电平逐级提高VCCRLTABFVCCRLTABFVC=VE

+VCES应注意不要高于后级的阈值电压。必要时后级应采用高阈值门将输出低电平降低。VCCFA高阈值门VCCRLTABF2009-3-15韩良507.2.4单管逻辑门运用特点

2.驱动基极负载时输出高电平会被后级箝位VCCRLTABFVB=VE

+VBE

这时与基极负载之间应加隔离管。

若驱动多个负载，会有枪电流现象。VCCFRLTABVCCFRLTABVCCVCC2009-3-15韩良51§7-3TTL集成电路版图设计2009-3-15韩良52

思考题1.

集成电路版图设计为什么非常重要？2.版图设计基本尺寸分为哪两大类？影响它们的因素有哪些？3.晶体管图形尺寸与哪些因素有关？4.扩散电阻条宽如何确定？5.隔离区如何划分？2009-3-15韩良537.3.1集成电路版图设计的重要性

集成电路版图就是集成电路制作过程中所需要的光刻掩膜版的设计图，是在考虑工艺条件的基础上确定了集成电路中每个器件的形状、尺寸、位置、及器件之间的连接关系和连线宽度。

因此，集成电路版图对集成电路功能的正确性、性能的好坏起着决定性作用。2009-3-15韩良547.3.1集成电路版图设计的重要性2009-3-15韩良557.3.2TTL集成电路版图设计的一般过程1.了解工艺流程及工艺参数，掌握（确定）设计规则；2.

根据电路参数要求进行定性和定量分析，确定电路结构和各个元器件的工作参数；

3.

按器件参数要求，根据设计规则设计各元件的基本图形和基本尺寸；2009-3-15韩良567.3.2TTL集成电路版图设计的一般过程（续）

4.

划分隔离区：处于外延层的电极的电位相同的晶体管可以放在同一个隔离区，二极管按晶体管的原则处理，电阻要根据类型遵循隔离原则；5.布局布线：相关器件靠近，热量分布均匀，布线要短，适当调整器件图形，面积要小，接近方形，满足封装要求。2009-3-15韩良577.3.3

版图设计规则的基本内容

版图设计规则是版图设计过程中要遵守的各层掩膜图形的最小线宽及相关掩膜图形之间的最小间距，它代表了工艺实现的水平，但不是唯一设计尺寸。

最小线宽一般包括：金属布线层的最小宽度，引线孔、通孔的最小宽度，各种扩散区的最小宽度等。

最小间距一般包括：同层掩膜版中相邻图形之间的最小间距和不同层相关掩膜版图形之间的最小间距。如基区扩散最小间距、发射区扩散与基区扩散最小套刻间距等。2009-3-15韩良587.3.3

版图设计规则的基本内容

1.影响最小线宽的因素：

①制版能力：制版设备、掩膜版质量、操作水平等

②光刻水平：光刻设备、光刻胶质量、操作水平等

③介质成分、厚度以及杂质分布均匀度等2009-3-15韩良597.3.3

版图设计规则的基本内容

2.影响最小间距的因素①掩膜对准容差：掩膜容差、光刻对准容差（多次性）②横向扩散：与PN结深度有关，具有方向性③耗尽层宽度：与工作电压、杂质浓度有关④可靠性的余度：包括其它未考虑因素2009-3-15韩良607.3.4

多射级晶体管的版图设计

1.减小反向漏电流的重要性

当输入端A为高电平，C为低电平时，VOHVOLVCCFR2R1ACT1T2E1E2NPNI叉E1本来应该截止，现在却因为横向NPN的存在而有交叉漏电流。I叉大小与横向NPN的交叉放大系数有关。2009-3-15韩良617.3.4

多射级晶体管的版图设计

1.减小反向漏电流的重要性VCCFR2R1ACT1T2E1E2

当输入端全为高电平时，T1工作在反向有源，如果较大，会引起前级输出的高电平下降，严重时会引起逻辑错误。VOHVOH2009-3-15韩良627.3.4

多射级晶体管的版图设计

2.采用长脖子基区结构VCCFR2R1ABCT1T2

T1反向有源时，集电结正偏，基极电流的大部分不进入内基区，减小了晶体管效应，βR，β叉均变小。（2~3方）2009-3-15韩良637.3.4

多射级晶体管的版图设计

3.采用肖特基晶体管结构VCCFR2R1ABCT1T2

T1反向有源时，集电结正偏，基极电流的大部分被肖特基二极管分流，减小了晶体管效应。2009-3-15韩良647.3.5

二极管的版图设计

根据电路对二极管的具体要求（如二极管的正向压降、反向击穿电压、恢复时间），选取相应结构的二极管。根据工作电流和对寄生串连电阻的要求选取相应大小的面积。肖特基二极管要注意减小边缘电场集中现象，以便改善击穿特性。2009-3-15韩良657.3.6TTL集成电路版图设计举例——中速中功耗八输入端与非门（有与扩展端）

(1)静态参数要求2009-3-15韩良66

典型PN结隔离工艺

P-sub<111>

=7~15cmRBL=20/epi=0.2~0.5cmWepi=5~7mRB=200/Xjc=2.5~3mRE=20/Xje=1.5~2m207.3.6TTL集成电路版图设计举例——中速中功耗八输入端与非门（有与扩展端）

(1)工艺条件2009-3-15韩良677.3.6TTL集成电路版图设计举例

(2)工艺层钝化层保护芯片表面，钝化窗口作为压焊点钝化窗口（pad）7器件电极的连线金属（Metal）6金属与隔离墙、基区扩散、发射区扩散的接触孔引线孔Contact）5制作NPN管的发射区，制作外延层电极的欧姆接触，制作电阻（经常用作“磷桥”）发射区扩散（N+）4制作NPN管的基区、制作横向PNP管的发射区和集电区，制作电阻（精度适中）基区扩散（P）3器件间的电性能隔离隔离墙（P+）2减小寄生PNP影响，减小串联电阻，制作小电阻（精度差）埋层（N+-BL）1图层标识主要用途工艺层序号2009-3-15韩良687.3.6TTL集成电路版图设计举例

(3)设计规则

1.扩散区与引线孔最小套刻间距62.引线孔最小尺寸10x123.硼扩散区和磷扩散区最小宽度144.硼扩与磷扩最小套刻间距8

5.硼扩、磷扩最小间距14

6.隔离扩散区最小宽度16

7.元件与隔离槽最小间距22

8.金属线最小宽度12

9.金属线最小间距1010.金属线与引线孔最小套刻间距4

11.钝化窗口最小尺寸100x10012.钝化窗口最小间距10013.隔离槽与钝化窗口最小间距5014.划片道最小宽度2002009-3-15韩良697.3.6TTL集成电路版图设计举例

(4)设计规则解析序号规则名称目的1埋层最小宽度保证光刻质量2隔离墙最小宽度保证光刻质量和掺杂质量3隔离墙与埋层最小间距确保隔离墙与埋层不相接，降低隔离结击穿电压4基区扩散最小宽度保证光刻质量5基区扩散最小间距防止不相关的基区扩散短接，确保电隔离6基区扩散与隔离墙最小间距防止基区扩散与隔离墙短接，确保电隔离7发射区最小宽度保证光刻质量8发射区最小间距防止不相关的发射区扩散短接，确保电隔离9发射区与隔离墙最小间距确保发射区扩散与隔离墙不相接，防止降低隔离结击穿电压10发射区与基区扩散最小间距确保发射区扩散与基区扩散不相接，防止降低集电结击穿电压序号规则名称目的11基区扩散对发射区扩散的最小包含距离防止发射结与集电结短接12引线孔最小宽度保证光刻质量13扩散区对引线孔的最小包含距离防止PN结短路14金属最小宽度保证光刻质量15金属最小间距保证光刻质量16金属对引线孔的最小包含距离保证连接质量17钝化窗口最小宽度保证压焊质量18钝化窗口最小距离保证压焊质量19金属对钝化窗口的最小包含距离保证压焊质量20钝化窗口距器件图形最小距离减小压焊对器件的影响2009-3-15韩良707.3.6TTL集成电路版图设计举例

(5)选定电路结构VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6R1与扩展2009-3-15韩良717.3.6TTL集成电路版图设计举例

(6)隔离区划分

根据隔离原理划分6个隔离区（不含钳位二极管）：

T1，

T2，

T3和T4，

T5，

Rb、Rc和T6，

R1、R2、R4和R5。

VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6EXT2009-3-15韩良727.3.7

其它TTL集成电路版图实例

(1)有或扩展端的5输入与非门VCCFR2R1R3T1T2T3T4R5T5R4I1I5划分5个隔离区：

T1，

T2，

T3和T4，

T5，

R1、R2、R3、R4和R5。

电路2009-3-15韩良73§7-4

ECL电路2009-3-15韩良74

发射极耦合逻辑（ECL）电路是电流型逻辑电路，晶体管不进入饱和区工作，而是在截止和放大两个状态间转换，电平变化幅度小，因而速度快，但功耗大。2009-3-15韩良75

思考题1.ECL电路速度快的原因有哪些？2.ECL电路为什么要用射极跟随器？3.射极跟随器有哪些作用？4.参考电压源有什么作用？5.

ECL电路版图设计有什么特点？2009-3-15韩良767.4.1ECL电路工作原理

1.ECL电路基本单元----或/或非门-VEEABornor22024550k50k7799076.1k4.96k2k2k电流开关参考电压源射极跟随器2009-3-15韩良777.4.1ECL电路工作原理

2.电流开关-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2T1A、T1B为输入管，T2为定偏管。工作时VEE=-5.2V

输入信号的高低电平各为VIH=-0.92V,VIL=-1.75V。

当A、B都输入低电平时，T1A,T1B的基极都是-1.75V，

定偏电压：VBB=(VOH+VOL)/2=-1.3V-1.75V2009-3-15韩良787.4.1ECL电路工作原理

2.电流开关-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2而此时T2的基极电平更高些(-1.3V)，故T2导通并将其发射极点平钳位在VE=VBB-VBE=-2.07V(假定发射结的正向导通压降为0.77V)。这时T1A,T1B的发射结上只有0.32V，故T1A,T1B截至，T2导通。C1为高电平，C2为低电平。-1.75V2009-3-15韩良797.4.1ECL电路工作原理

2.电流开关-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2当A、B有高输入电平时，假定A为高电平，T1A的基极为-0.92V,高于VBB,所以T1A导通并将发射极电平钳在VE=VIH-VBE=-1.69V。此时，加在T2发射结上的电压只有0.39V，故T2截至，C1为低电平，C2为高电平。-1.3V2009-3-15韩良807.4.1ECL电路工作原理

2.电流开关-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2此电路的作用相当于一个电流开关，时而把电流拨给输入管，时而又把电流拨给T2管。C1=A+B(nor)C2=A+B(or)2009-3-15韩良817.4.1ECL电路工作原理

2.电流开关RPA、RPB是为了防止输入浮空效应。改进：用恒流源代替RE

在两种状态中，电流IRE的值不同，因而为了使两端输出低电平一致，RC1、RC2应取不同的值。VOH

=0V

VOL=-IC1

RC1=-IC2

RC2-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT22009-3-15韩良827.4.1ECL电路工作原理

2.电流开关问题：电流开关虽然完成了逻辑功能，但是直接级联时会使输入晶体管进入饱和，失去高速的特点。例如：前一级的A或B输入为低电平，则前一级输出高电平，即后一级VA输入高电平0V,-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT22009-3-15韩良837.4.1ECL电路工作原理

2.电流开关-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT2-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT22009-3-15韩良847.4.1ECL电路工作原理

2.电流开关后一级VA输入高电平0V,T1A导通，VC1输出低电平（小于0V），因而T1A饱和导通。-VEEABC2C122024550k50k779VBB(-5.2V)RERPARPBRC1RC2T1AT1BT22009-3-15韩良857.4.1ECL电路工作原理

3.射级跟随器-VEEABornor22024550k50k7799076.1k4.96k2k2k

避免输入晶体管进入饱和的办法，采用射极跟随器。射极跟随器2009-3-15韩良867.4.1ECL电路工作原理

3.射级跟随器VOH

=-Vbe3=-Vbe4VOL

=

-Vbe3-IC1

RC1

=-Vbe4-IC2

RC2

VL

=IC1

RC1=IC2

RC2

为了实现前后级耦合时电平匹配，要求：VL

Vbe，取VL=VbeT3、T4进行电平移位典型值：VOH

-0.9

VVOL-1.7VVBB-1.3

V-VEEornor2k2kC1C2T3T4RO3RO42009-3-15韩良877.4.1ECL电路工作原理

3.射级跟随器（续）ornor-VEE2k2kC1C2T3T4RO3RO4-VEE2k2kRO3RO4

可以开射级输出，更好地实现系统匹配。

可以接多个射级跟随器，实现更多个输出。

具有电流放大作用，提高了负载能力。2009-3-15韩良887.4.1ECL电路工作原理

4.参考电压源-VEEABornor22024550k50k7799076.1k4.96k2k2k参考电压源2009-3-15韩良897.4.1ECL电路工作原理

4.参考电压源9076.1k4.96k-VEEVBBR3R1R2对参考电压的要求:VBB

=(VOH

+

VOL)/2=(-2Vbe-IC1

RC1)/2=-3Vbe/2VBB

VEE2VbeR1+R2R1Vbe实际电路：适当选取电阻R1、R2的值即可达到要求值。2009-3-15韩良907.4.2ECL电路的特点1.所有晶体管都不进入饱和区工作，没有超量存储电荷，速度快；2.逻辑摆幅小，节点电容充放电幅度小，速度快；3.功耗大，噪声容限低。但是两种工作状态下的电源电流几乎相同，内部噪声小。2009-3-15韩良917.4.3ECL电路逻辑扩展

1.ECL或与非/或与门-VEEABF1F2DCVBBF1=(A+B)(C+D)F2=(A+B)(C+D)2009-3-15韩良927.4.3ECL电路版图设计特点

1.晶体管采用条状结构，较小基极电阻，降低噪声，尽量减小尺寸，以便提高特征频率。2.输出晶体管形状、尺寸要相同，放在等温线上，以便减小特性差异。3.

精度高、比例关系强的电阻条宽要相等，宽度适当，并行排放。精度不高的高阻值电阻采用沟道电阻。电阻的排放要注意温场。2009-3-15韩良93§7-5

I2L电路2009-3-15韩良94

集成注入逻辑（IntegratedInjectionLogic,I2L）电路占用芯片面积小，功耗低，但速度慢，驱动能力弱。2009-3-15韩良95

思考题1.I2L电路的集成度为什么会很高？2.I2L电路的速度为什么会很慢？3.进行I2L电路版图设计时应注意那些问题？2009-3-15韩良967.5.1I2L基本单元电路结构及特点PN-sub(GND)PN+N+N+VPVi

单元内公用电极多，没有内连线，没有电阻，不需要隔离，单输入多输出的倒相器。倒置NPN2009-3-15韩良977.5