第五章存储器

第五章存储器本章学习要求：

存储器是计算机系统的重要组成部分，用于存储计算机工作所必需的数据和程序。本章要求在了解半导体存储器工作原理的基础上，着重掌握微机系统内存储器系统的构成及与CPU的连接方法。1

一、衡量存储器的性能指标主要有三个：容量、速度和成本

为了在一个存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而位成本则接近廉价慢速的辅存平均价格。

5.1存储器概述2

1.层次化总体结构

外部设备CPU芯片中主机系统中CPU寄存器组Cache片内片外内部存储器辅助存储器二、层次化的存储器体系结构3l

优点：

(1)Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高；(2)Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多。4

2.高速缓冲存储器的结构和基本工作原理

5三、存储器的分类

随着计算机系统结构的发展和器件的发展，存储器的种类日益繁多，分类的方法也有很多种。可按存储器的存储介质划分，按存储方式划分，按存储器在计算机中的作用划分等。将存储器可分为：

主存储器：主要采用的是半导体存储器

外存储器

678四、存储器系统的通常结构

在微机系统中，存储器是很重要的组成部分，虽然存储器的种类很多，但它们在系统中的整体结构及读/写的工作过程是基本相同的。一般情况下，一个存储器系统是由以下几部分组成。

1.存储体若要存放MN个二进制信息，就需要用MN个基本存储单元，将它们按照一定的规则排列起来所构成的阵列，称为存储体或存储矩阵。(基本存储单元

一个基本存储单元可以存放以为以为二进制信息，其内部具有两个稳定的且相互独立的状态，并能够在外部对其状态进行识别和改变。)

9

(内存条实际上是把若干个存储芯片按照一定的逻辑关系连接起来，高密度地安装在对外有若干个引脚的印刷电路板上或密封在对外有若干引线的陶瓷或塑料管壳中。)2.地址选择器地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读/写操作。

存储器地址译码有两种方式，通常称为单译码与双译码。

见半导体存储器的组成与译码图10

3.片选与读/写控制电路片选信号用以实现芯片的选择，而读/写控制电路则用来控制对芯片的读/写操作。

4.I/O电路、其它外围电路（如DRAM的刷新操作控制电路）、三态输出缓冲器。

115.2随机存储器RAM一、静态随机存储器(SRAM”StaticRAM”)

1.SRAM基本存储电路

基本存储单元是组成存储器的基础和核心，用于存储一位二进制代码“0”或“1”。静态RAM的基本存储单元是六管静态存储电路，它是由6个MOS管子组成的RS触发器，表示了一个静态RAM基本存储电路的内部组成。这个电路具有两个稳定状态，是一个双稳态触发器。如下图所示12132.SRAM的优缺点：

优点是：

不需要刷新电路，简化了外部控制逻辑电路。且比动态RAM存取速度快，因而常作微机系统中的外部高速缓冲存储器。

缺点是：

静态RAM基本存储电路MOS管较多，集成读不高。电路中2个交叉耦合的管子总有一个处于导通状态，就会持续地消耗功率，因此功耗较大。143.SRAM芯片

常用的静态RAM芯片有2114、6116、6264、62256、62512、HM628128(128K8)、HM628512（512K8)等

Intel2114芯片是一个容量为1K4位(即10244位)的静态RAM芯片,片内共有4096个基本存储电路，在10条地址线中，用A3A8

6条地址线作为行译码，产生64条行选择线；用A0A2与A9

4条地址线作为列译码，产生16条列选择线，而每条列选择线控制一组4位同时进行读或写，从而组成了6464的存储单元矩阵。其引脚和内部结构图如下：151617二、动态随机存储器(DRAM"DynamicRAM")1.动态RAM的工作原理

动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管或单管组成，它们各有优缺点。由于它所需要的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。以单管为例介绍其基本存储电路工作原理。18

单管动态存储电路的状态信息保存在电容C上，C上充有电荷表示信息“1”，C上无电荷表示信息“0”。

写入时，使字(即行)选线上为高电平，Q管导通，待写入的信息由位线D通过刷新放大器和Q管存入电容C。

读出时，同样使字选线上为高电平，Q管导通，则存储在C上的信息通过Q管送到D线上，再通过放大，即可得到存储信息；并重写到存储电容上。（字选线）192.动态RAM的刷新

无论那种动态RAM，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，经过一段时间后电容上电荷会流失贻尽，信息也就丢失了。尽管每进行一次读/写操作实际上是对单管动态存储电路信息的一次增强，但是读/写操作的随机性不可能保证在一定时间内内存中所有的动态RAM基本存储单元都会有读/写操作。所以，对动态RAM必须定期不断进行读出和写入操作，以使泄放的电荷受到补充，也就是进行定期刷新。刷新周期是随温度而变化的，一般为1~100ms，典型的刷新时间间隔为2ms。203.动态RAM芯片

常用的动态RAM芯片有Intel2116、41256（256K1)、4164(64K1)、21040(16M1)等,大容量的有16M16位、644位等。

以2116为例介绍芯片的结构Intel2116是一个容量为16K1位单管动态RAM芯片,需要14条地址输入线，但2116只有16个引脚，只用了A0A6

7条地址输入线，数据输入和输出端是分开的，它们有各自的锁存器。21A0A6地址输入WE写(或读)允许CAS列地址选通VBB电源（-5V）RAS行地址选通VCC电源（+5V）DIN数据输入VDD电源（+12V）DOUT数据输出VSS地2223

2116(16K1位)24三、新型DRAM存储器1．EDODRAM

EDO(ExtendedDataOut扩展数据输出DRAM），对DRAM的访问模式进行一些改进。EDODRAM可以在输出数据的同时进行下一个列地址选通,缩短内存有效访问的时间。25三、新型DRAM存储器

2．SDRAMSDRAM的英文全称是“SynchronousDRAM”，翻译成中文就是“扩充数据输出内存”，采用同步的方式进行存取；比一般DRAM和EDORAM速度都快，它已经逐渐成为PC机的标准内存配置。

26三、新型DRAM存储器3．DDR（DoubleDataRate）内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作频率是333/2=166MHz，2700表示带宽为2.7G/s。DDR的读写频率从DDR200到DDR400，DDR2从DDR2-400到DDR2-800，DDR3从DDR3-800到DDR3-1666。275.3只读存储器ROM

ROM有两个显著的优点：(1)结构简单，位密度比RAM高；(2)具有非易失性，所以工作可靠。ROM中的信息只能读出，不能写入，所以只能用在不需要经常对信息进行修改和写入的地方。在计算机系统中，一般即有RAM模块，也有ROM模块。ROM中常用来存放系统启动程序、监控程序或某写语言的编译程序等。28一、ROM的工作原理和组成

ROM的存储元件如左图所示，它可以看作是一个单向导通开关电路。当字线上加有选中信号时，如果电子开关S是断开的，位线D上将输出信息1；如果S是接通的，则位线D经Q接地，将输出信息0。2930二、ROM的分类

只读存储器按写入信息的方式不同可分为以下几种，现分别简要介绍。1.掩膜型ROM

掩膜型ROM中的信息是由制造厂家对芯片图形(掩膜)进行二次光刻而制成，用户不能修改芯片的内容。掩膜型ROM通常采用MOS工艺制作，其内部存储矩阵的结构如前161位ROM结构图所示。只适用于大批量生产，不适用于科学研究。31

掩膜ROM引腿信号比较简单，只有1组地址输入引腿，1组数据输出引腿和1个片选端，1个芯片输出允许端。左图表示了用2片2K8的ROM组成的1个4K8存储模块，图中省略了模块选择译码器、总线驱动器和锁存器。322.可编程的ROM（PROM）

用户在使用前可以根据自己的需要编制ROM中的程序。这种ROM一般由二极管矩阵组成，写入时，利用外部引腿输入地址，对其中的二极管进行选择，使某一些被烧断，其余的保持原状，这样就完成了编程。由于二极管烧断后，无法再接通，所以PROM只能一次编程。编程后，不能再修改。常见的PROM有3628、3632等。333.可擦除、可编程的ROM(EPROM)

EPROM的编程方法与PROM不同。在EPROM中，信息的存储是通过电荷分布来决定的，所以，编程过程就是一个电荷注入过程。编程结束后，尽管撤除了电源，但是，由于绝缘层的包围，注入的电荷无法泄漏，因此，电荷分布能维持不变，即EPROM也是一种非易失性的存储器件。

擦除方法：利用专用的紫外线灯对准芯片上的石英窗口照射30分钟左右，即可擦除原写入的信息。

这种方法只能把存储的信息全部擦除后再重新写入，它不能只擦除个别单元或某几位的信息，而且擦除的时间也很长。34EPROM芯片

常见的EPROM芯片有2716(2K8位)、2732(2K8位)

2764(8K8位)、27128(16K8位)、27256(32K8位)、27512(64K8位)等；以Intel2764为例，对EPROM的性能和工作方式作一个简单的了解。2764EPROM芯片的容量为8K8位。如图所示35

共有28个引脚，其中有13条地址引腿(A0-A12),8条数据引腿(D0-D7)，2个电压输入端VPP和Acc，1个芯片允许端CE，1个输出允许端OE，1个编程控制端PGM，1个地端及1个引脚未用OE362.Intel2764的工作方式

信号端工作方式VccVppCEOEPGMD7D0读方式+5V+5V低低低输出编程方式+5V+25V高高正脉冲输入校验方式+5V+25V低低低输出备用方式+5V+5V无关无关高高阻374.可用电擦除的、可编程的ROM(E2PROM)

这种存储器解决了上述问题。当需要改写某存储单元的信息时，只要让电流通入该存储单元，就可以将其中的信息擦除并重新写入信息，而其余未通入电流的存储单元的信息仍然保留。用这种方法改写数万次，只需要0.1s-0.6s，信息的存储时间可达十余年之久，这给需要经常修改程序和参数的应用领域带来极大的方便。常见的EEPROM芯片有2816、2817(2K8位)等。

385.闪烁存储器

目前主板上的BIOS大多使用FlashMemory制造，翻译成中文就是“闪动的存储器”，通常把它称作“快闪存储器”，简称“闪存”。这种存储器可以直接通过调节主板上的电压来对BIOS进行升级操作。常见的FlashROM芯片代表产品有28F系列和29系列等，如28F020、28F040、29C040等。395.4存储器芯片与CPU的连接

本节主要解决两个问题：一个是存储器容量扩充问题，即如何用容量较小、字长较短的存储芯片，组成微机系统所需的存储器。二是存储器与CPU的连接方法与应注意的问题。40一、存储器芯片的扩充1.位扩展

用一位或4位的存储芯片构成8位的存储器，可采用位并联的方法。

在连接时，各芯片的数据线分别接到数据总线的各位，而将地址线、片选CS及读/写控制线相应并联在一起。例如：用8片2K1位的芯片组成容量为2K8位的存储器。连接示意图见图a4142例如：用2片1K4位的芯片组成1K8位的存储器432.字扩展

当扩充容量（即字扩展）时，采用地址串联的方法。此扩充方法是仅在字向扩充，而位数不变，因此将芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址，故片选信号端连接到片选译码器的输出端。也就是将存储器高位地址译码产生若干不同片选信号，对存储器芯片进行片选。低位地址线直接送往各芯片，以选择片内的某个单元。44例如：

用16K8位的存储器芯片组成64K8位存储器，则需要4片芯片。地址分配如下表所示。其连接线路如下图所示。A15A14A13

A0容量芯片号00…16K第1芯片01…16K第2芯片10…16K第3芯片11…16K第4芯片45463.字、位同时扩展

当存储器芯片的字数和位数都不能满足系统存储要求时，需要进行字和位同时扩展。

方法一般是先进行位扩展，构成字长满足要求的芯片组，然后再用若干个这样的芯片组进行字扩展，使总容量满足要求。图示是用2114（1K4位）芯片组成2K8存储器的扩展连接图。47M/IO两组存储器的地址分配：

第一组A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h0000,0011,1111,111103FFh

第二组A15A14……A10A9A8A7……A0

0000,0100,0000,00000400h0000,0111,1111,111107FFh48二、存储器与CPU的连接1．存储器与CPU连接时要考虑的问题

存储器与CPU连接时，原则上可以将存储器的地址线、数据线与控制信号线分别接到CPU的地址总线、数据总线和控制总线上去。但是在实际应用中，有一些问题必须加以考虑。（1）CPU总线的负载能力

通常CPU外部总线的负载能力是1个TTL器件或20个MOS器件，当总线上挂接的器件数量超过时，就应增加总线的驱动能力；通常采用加缓冲器或总线驱动器方法来实现。49（2）各种信号线的配合与连接

通常，由于CPU的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。

数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的（如2114静态RAM）和分开的（2116动态RAM）两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接与CPU数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线连接，如图所示。50

地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。51

CPU在取指和执行存储器读写操作时，其时序是固定的，由此来选择存储器存取速度。对速度较慢的存储器，需要增加等待周期Tw，以满足快速CPU要求。（4）存储器的地址分配和片选信号的产生（译码电路）内存包括RAM和ROM两大部分，而RAM又分为系统区（即监控程序或操作系统占用的内存区域）和用户区，这就需要对存储器地址进行合理的分配。此外，由于目前生产的存储器芯片，其单片存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。（3）CPU的时序与存储器的存取速度之间的匹配52

微机存储器系统中实现片选的控制方式有3种：全译码方式、部分译码方式和线选方式。

(1)全译码方式

全译码方式的存储器译码电路中，地址总线的全部高位地址线均参与片选译码控制，这样，存储器中任一存储单元都有唯一的确定地址。2．存储器的片选译码方法53例如：用4片62512(64K8)组成256K8位存储器（即128K字）。由于高位地址总线A17—A19全部参与译码，产生各存储器芯片的片选控制信号，这种片选控制就是全译码方式。5455(2)部分译码方式

部分译码方式的存储器译码电路中，地址总线的某几位（不是全部）高位地址总线经过译码作为片选控制，此时存储器系统中每个存储单元都会对应多个存储地址，即出现地址重叠的现象。