第六章MOS存储器

2023/2/4

韩良1第六章MOS存储器2023/2/4

韩良2MOS存储器分类通常可分为只读存储器和随机存取存储器两大类。

只读存储器简称ROM，属于非易失性存储器，又可分为固化ROM和可改写ROM。可改写ROM目前常用的有可擦除可编程的EPROM、电可擦除可编程的E2PROM和闪存flash。

随机存取存储器简称RAM，属于易失性存储器，一分为静态和动态（SRAM和DRAM）两类。

还有一些特殊用途的存储器，如限定存取顺序的先进先出存储器FIFO和后进先出存储器LIFO、按内容寻址存储器CAM以及多端口存储器等。

2023/2/4

韩良3

存储器早期以单块IC封装形式广泛应用于各种电子系统中，目前作为嵌入式存储器与逻辑功能集成在同一芯片上也被广泛应用。2023/2/4

韩良4

只读存储器(read-onlymemory---ROM)可以分为以下两大类：

(1)掩模编程ROM，它所储存的固定逻辑信息是由生产厂家通过光刻掩模版来决定的。

(2)现场可编程ROM(programmableread-onlymemory)，

①PROM(可编程ROM)。此类ROM通常采用溶丝结构，用户可根据编程的需要,把无用的溶丝烧断来完成编程工作(即把信息写2023/2/4

韩良5入到存储器中)。但一旦编程完毕，就无法再变更，故用户只可编程(写)一次。

③EEPROM(电可擦除可编程ROM，也叫E2PROM-electricallyerasableprogrammablereadonlymemory)。②EPROM(可擦除可编程ROM-erasableprogrammablereadonlymemory)。此类ROM存贮单元中存储信息的管子采用浮栅(floating-gate)结构，可用紫外光或X-射线把原来存的信息一次全部擦除。2023/2/4

韩良6

随机存取存储器(random-accessmemory)，简称RAM。这类存储器可以随时将外部信息写入到其中的任何一个单元中去，也可随意地读出任意一个单元中的信息。根据存储单元存储信息所用电路的类型，又可分为(1)SRAM(静态随机存取存储器)，其存储单元由某种锁存器作为存储元件，所以只要不断掉电源，存储的信息就一直保留着。速度快、功耗大、芯片面积大。2023/2/4

韩良7(2)DRAM(动态随机存取存储器)，其存储单元是利用一个很小的电容存储电荷来保持信息的。重写、集成度高、功耗低、但速度不如SRAM。2023/2/4

韩良8分类：掩模ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）随机存储器RAM静态存储器SRAM动态存储器DRAM按功能(Read-OnlyMemory)(RandomAccessMemory)(ProgrammableROM)(ErasablePROM)UVEPROMEEPROM只读存储器ROMFlashMemory(Ultra-Violet)(Electrically)电可擦除紫外线擦除(StaticRAM)快闪存储器(DynamicRAM)还可以按制造工艺分为双极型和MOS型两种。

主要指标：存储容量、存取速度。2023/2/4

韩良9§6-1

存储器的结构2023/2/4

韩良10

思考题

1.

存储器一般由哪几部分组成？

2.设计译码电路时应注意什么问题？

3.多级译码电路有什么优点？2023/2/4

韩良116.1.1存储器的结构图读写控制列译码器输入/输出(N

M

)控制信号数据m位列地址n位行地址行译码器存储体

各种存储器都有各自的特点，但它们的结构大体上是一致的。2023/2/4

韩良126.1.2存储体

存储体是由若干个存储单元组成的阵列，若字数为N，每个字的位数为M，则表示为NM

（与行数和列数可能有差别，行数N，列数M，行数列数=N

M）。

不同类别存储器有不同的存储单元，但是有共同的特点：每个存储单元有两个相对稳定的状态，分别代表二进制信息“0”和“1”。(N

M

)存储体2023/2/4

韩良136.1.3地址译码器m位列地址列译码器n位行地址行译码器(N

M

)存储体

存储体中的每个存储单元都有自己唯一的地址（行、列），地址译码器就是将地址信号译成具体的选择地址。

一般将地址信号分为行地址信号和列地址信号，因此地址译码器分为行地址译码器和列地址译码器。

行译码器电路的输入是来源于地址寄存器的N位二进制地址，首先经过缓冲器产生正反地址信号，然后通过编码电路译成对应存储体每一行的地址信号(一般称为字线WL)。A2A1A0A3字线WL0WL1WL2WL3WL154位行地址产生16条字线WL。6.1.4行地址译码器

(1)基本原理2023/2/4

韩良156.1.4行地址译码器

(1)基本原理A2A1A0A3字线WL0WL1WL2WL3WL15WL0=A3A2A1A0WL1=A3A2A1A0WL2=A3A2A1A0WL3=A3A2A1A0WL4=A3A2A1A0WL5=A3A2A1A0WL15=A3A2A1A04位行地址产生16条字线WL。

对于大容量存储器，行地址缓冲器的负载将过多，编码电路与非门的输入端数过多，都会严重影响译码速度。A2A1A0A3字线WL0WL1WL2WL3WL154位行地址产生16条字线WL。2023/2/4

韩良176.1.4行地址译码器

(2)多级译码技术二级译码技术是将地址信号先分组译码(2-4译码、3-8译码)，再集中编码。可以有效地提高大容量存储器的译码速度。A2A1A03-8译码L7L6L5L4L3L2L1L0A3A42-4译码H3H2H1H0被选中者输出为“1”，其余为“0”A2A1A03-8译码L0L1L2L3L4L5L6L7A3A42-4译码H0H1H2H3被选中者输出为“1”，其余为“0”

0A

1A

63WL

3WL

1WL

2A

3A

4A

5A

0WL

5A

4A

3A1A10AA

2A10AA

10AA

10AA

0A

32AA

32AA

32AA

32AA

54AA

54AA

54AA

54AA

2WL

4WL

第二级译码第一级译码2023/2/4

韩良186.1.4行地址译码器

(3)地址同步控制

由于地址信号到达时间不一致，易引起字线的波动，造成读写错误和功耗增加等现象。为了防止此现象发生，可加一地址输入使能信号控制。A2A1A0En字线

0A

1A

63WL

3WL

1WL

2A

3A

4A

5A

0WL

5A4A3A1A10AA

2A10AA

10AA

10AA

0A

32AA

32AA

32AA

32AA

54AA

54AA

54AA

54AA

2WL

4WL

En2023/2/4

韩良196.1.5列地址译码器

1.基本原理

列译码器的输入是来源于地址缓冲器的M位二进制地址，一般先产生具有合适驱动能力的正反地址信号，再通过树状开关选择电路构成对应存储体每一列（位线）的地址信号组合。Di位线2023/2/4

韩良206.1.5列地址译码器

2.开关树的设计

对于大容量存储器通常用四选一和二选一的组合，以避免开关树的层次过多而影响速度。CMOS开关树性能较好。四选一四选一四选一四选一四选一四选一四选一四选一四选一四选一二选一列地址选择信号2023/2/4

韩良216.1.6读写控制及输入输出电路

读写控制电路是对存储器读操作和写操作时序上的控制，主要包括地址译码器和数据输入输出电路的控制。输入输出电路是在控制电路的控制下，将数据写入译码器指定地址的存储单元中或将指定地址存储单元中的数据输出。

不同的存储器有不同的读写控制及输入输出电路，具体电路根据存储器的类别和具体要求而定。2023/2/4

韩良22§6-2

MaskROMMaskROM（掩模编程只读存储器——MaskRead-OnlyMemory）2023/2/4

韩良23

思考题

1.MaskROM的特点是什么？

2.MaskROM是如何存储信息“0”和信息“1”的？2023/2/4

韩良246.2.1MaskROM的特点

MaskROM由用户提供码点数据（要存储的固定数据），由芯片设计者设计版图，由生产厂家制版、流片加工。芯片一旦制成，存储的信息无法改变，用户使用时只能读出已固化的数据，掉电信息也不会丢失。因此，MASKROM只能用来存储固定信息。2023/2/4

韩良256.2.2E/DNMOS或非存储阵列Vcc字位WordBit2023/2/4

韩良266.2.3伪NMOS或非存储阵列Vcc位WordBit(1)电路结构

存储单元是以字线WL与位线BL之间有无NMOS存储管来表示存“0”还是存“1”。

选中字线为“1”，没选中字线为“0”。被选中单元有存储管时位线输出“0”，而无存储管时位线输出“1”。

实质就是静态伪NMOS或非门的组合，字线为输入，位线为输出。

2023/2/4

韩良276.2.3伪NMOS或非存储阵列Vcc位WordBit

(2)特性分析

输出“0”时有静态功耗产生。采用小尺寸存储管有利于降低静态功耗，同时也有利于减小芯片面积。

输出低电平较高，输出逻辑摆幅小，且下降速度慢，需要由输出电路进行改善。2023/2/4

韩良286.2.3伪NMOS或非存储阵列Vcc位WordBit

(3)版图2023/2/4

韩良296.2.3伪NMOS或非存储阵列

(4)版图特点

相邻两字线存储单元共享接地有源区或共享接位线有源区，有利于减小面积。

要改变存储数据时，必须更改有源区和引线孔两层版图。2023/2/4

韩良306.2.4预充电结构或非存储阵列Vcc位WordBit

负载管作为预充管，读操作前对位线预充到“1”。

读操作时，预充管截止。输出“1”的位线保持，输出“0”的位线放电，因此消除了静态功耗。低电平可以达到地电位。其它方面与伪NMOS或非阵列相似。2023/2/4

韩良316.2.5伪NMOS与非存储阵列

实质就是静态伪NMOS与非门的组合。

选中字线为“0”，没选中字线为“1”。被选中单元有存储管时输出“1”；而无存储管时输出“0”。非读状态和输出“0”时有静态功耗。

字线不宜过多，否则严重影响输出低电平和下降速度。2023/2/4

韩良326.2.6预充电-求值结构与非存储阵列

(1)电路结构及特点

实质就是预充电-求值结构动态或非门的组合。

预充时求值管截止，求值时预充管截至，消除了静态功耗。求值管是必须的，否则不能消除静态功耗。

字线不宜过多，否则严重影响输出低电平和下降速度。Vcc字Word位Bit2023/2/4

韩良336.2.6预充电-求值结构与非存储阵列

(2)版图特点

相邻两字线存储单元共享有源区有利于减小面积。

要改变存储数据时，必须更改有源区、引线孔和金属三层版图。2023/2/4

韩良346.2.6预充电-求值结构与非存储阵列

(3)便于编程的版图

从结构上可以看出，无器件等效为短接。

①金属编程：所有单元制作存储管，不需要的用金属将源漏短接。2023/2/4

韩良356.2.6预充电-求值结构与非存储阵列

(3)便于编程的版图

②耗尽编程：所有单元制作存储管，不需要的用耗尽层将源漏短接。（面积小，但需要增加耗尽注入工艺）2023/2/4

韩良366.2.7与或非存储阵列字Word位BitVcc2023/2/4

韩良376.2.8输出电路

(1)必要性

由列选电路选择相应位数同时输出。Vcc位WordBit列选输出电路输出电路输出电路输出电路

由于位线输出信号摆幅小（关键是低电平较高），驱动能力差，速度慢（关键是下降速度慢）。为此需要设计相应位数的输出电路对信号进行放大。2023/2/4

韩良386.2.8输出电路

(2)结构和特点QDCP

输出电路一般采用倒相器，根据需要可增加驱动和寄存。

为达到良好的放大效果，反相器的转折电压要较高（在位线输出高低电平的中间）。2023/2/4

韩良396.2.6MaskROM应用实例

1.

96字符发生器

由57点阵构成，通过控制35个点的明暗来显示字符图形。

采用或非存储阵列（9635）：每个字线上排列35个单元，对应35个点，即每个字有35位，有MOS管的单元对应亮点。96个字符对应96条字线，每个字的对应位相接。也可采用4870阵列，每个字线对应2个字符，通过列译码分选字符输出。2023/2/4

韩良406.2.6MaskROM应用实例

2.液晶七段数码显示器

数码7段构成，通过控制7个段的明暗来显示数码图形。

采用或非存储阵列（107）：每个字线上排列7个单元，对应7个段，即每个字有7位，有MOS管的单元对应亮段。10个数字符对应10条字线，每个字的对应位相接。2023/2/4

韩良41§6-3PROMPROM（可编程ROM——ProgrammableRead-OnlyMemory）2023/2/4

韩良42

PROM在出厂时，存储的内容为全0(或全1)，用户根据需要，可将某些单元改写为1(或0)。这种ROM采用熔丝或PN结击穿的方法编程，由于熔丝烧断或PN结击穿后不能再恢复，因此PROM只能改写一次。2023/2/4

韩良43熔丝型PROM的存储单元

熔丝型PROM的存储矩阵中，每个存储单元都接有一个存储管，每个存储管的一个电极都通过一根易熔的金属丝接到相应的位线上。2023/2/4

韩良44熔丝型PROM的存储单元

用户对PROM编程是逐字逐位进行的。首先通过字线和位线选择需要编程的存储单元，然后通过规定宽度和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将该单元的内容改写了。2023/2/4

韩良45

采用PN结击穿法PROM的存储单元原理图如下图(a)所示，字线与位线相交处由两个肖特基二极管反向串联而成。PN结击穿法PROM的存储单元2023/2/4

韩良46

正常工作时二极管不导通，字线和位线断开，相当于存储了“0”。PN结击穿法PROM的存储单元2023/2/4

韩良47若将该单元改写为“1”，可使用恒流源产生约100~150mA电流使V2击穿短路，存储单元只剩下一个正向连接的二极管V1(见图(b))，相当于该单元存储了“1”；未击穿V2的单元仍存储“0”。PN结击穿法PROM的存储单元2023/2/4

韩良48§6-4EPROMEPROM（可擦除可编程ROM——Erasable-ProgrammableRead-OnlyMemory）2023/2/4

韩良49

思考题

1.EPROM的特点是什么？

2.EROM是如何存储信息“0”和信息“1”的？2023/2/4

韩良506.4.1EPROM的特点

用户可以根据具体需要对EPROM存储的信息进行擦除和重写。

擦除是用紫外线或X射线擦除器对芯片进行照射（约30分钟），信息是一次性全部擦除，不能逐字或部分擦除；

写入时使用专用编程器进行写入（需要较高的电压），信息写入后掉电不丢失。

擦除和写入都要脱机进行，即不能在线擦除和写入。因此，EPROM是用来存储相对固定的信息。2023/2/4

韩良516.4.2FAMOS结构存储单元

1.FAMOS器件结构

FAMOS管的栅极四周被绝缘介质包围，是浮空的，所以称为“浮栅”。

FAMOS管的浮栅上初始状态是没有电荷的，处于截止状态，当浮栅上有足够的电荷时，处于导通状态。这两种状态分别代表存有“1”和“0”。Floating-gateAvalance-injectionMOS浮栅雪崩注入MOSN-subSiP+P+SDP沟FAMOS2023/2/4

韩良526.4.2FAMOS结构存储单元

2.FAMOS浮栅充电原理ΘΘΘΘΘN-subSiP+P+SDN-subSiP+P+ΘΘΘSD0V-30V

漏极加较高的负电压时，漏区pn结沟道一侧表面的耗尽层中发生雪崩倍增，由此产生的高能电子越过Si-SiO2界面势垒，并在SiO2中电场作用下进入浮栅，当浮栅带上足够多的负电荷时，MOS管处于导通态。2023/2/4

韩良536.4.2FAMOS结构存储单元

2.FAMOS浮栅充电原理

如果用紫外线或X射线照射FAMOS管的栅极氧化层，则SiO2层中将产生电子-空穴对，为浮置栅上的电荷提供泄放通道，使之放电。

漏极和源极间的高负电压去掉以后，由于注入到栅极上的电荷没有放电通路，所以能长久保存下来。在+125oC的环境温度下，70%以上的电荷能保存10年以上。2023/2/4

韩良546.4.2FAMOS结构存储单元

3.FAMOS存储单元阵列X0Xn-1Y0Ym-1VS

实际电路中每个存储单元由一个普通PMOS管和一个FAMOS管组成。普通PMOS管作为门控管，其栅极为字线，漏及为位线，位线是存储单元数据输入输出端口。2023/2/4

韩良556.4.2FAMOS结构存储单元

3.FAMOS存储单元阵列X0Xn-1Y0Ym-1VS

出厂时所有FAMOS管都处于截止状态。在进行写入操作时，通过地址译码，使需要写入信息的单元所在的字线为低电平。然后在要写入“0”的

单元的位线上加负脉冲。2023/2/4

韩良566.4.2FAMOS结构存储单元

3.FAMOS存储单元阵列X0Xn-1Y0Ym-1VS

读出时，在需要读出数据的字线上加低电平，则该字线上导通的FAMOS管向相应的位线输出“0”，不导通则输出“1”。2023/2/4

韩良576.4.3SIMOS结构存储单元

Stacked-gateInjectionMOS叠栅注入MOSP-subSiN+N+N沟SIMOS管SDG

采用FAMOS管的存储单元需要用两只MOS管，所以单元面积较大，而且产生雪崩击穿所需要的电压也比较高。

1.SIMOS器件结构2023/2/4

韩良586.4.3SIMOS结构存储单元

P-subSiN+N+N沟SIMOS管SDG

SIMOS管是双层多晶栅结构，下层多晶称为“浮栅”，上层多晶为控制栅。

SIMOS管的浮栅上没有电荷时，开启电压较低，当浮栅上有负电荷时，开启电压升高。因而，控制栅接高电平时，就有导通和截止之分，分别代表存有“0”和“1”。1.SIMOS器件结构2023/2/4

韩良596.4.3SIMOS结构存储单元

2.SIMOS浮栅充电原理P-subSiN+N+SDGP-subSiN+N+SDGΘΘΘ

在漏和源之间加较高的电压，使电子加速，“热电子”能量超过SiO2-Si界面势垒，再借助于控制栅G上附加的正电压，电子注入到浮栅中，浮栅带负电，开启电压变高。+V+VVss

同样可以用紫外线擦除。2023/2/4

韩良606.4.3SIMOS结构存储单元

3.SIMOS存储单元阵列

每个存储单元由SIMOS管组成。其控制栅极为字线，漏极是存储单元数据输入输出端口，为位线。X0Xn-1Y0Ym-1VS2023/2/4

韩良61§6-5EEPROMEEPROM（电可擦除可编程ROM——Electrically

Erasable-ProgrammableRead-OnlyMemory）2023/2/4

韩良62

思考题

1.EEPROM的特点是什么？

2.EEROM是如何存储信息“0”和信息“1”的？2023/2/4

韩良636.5.1EEPROM的特点

信息写入后掉电不丢失。

用户可以根据具体需要对EEPROM存储的信息进行擦除和重写。

擦除和写入可以在线进行，也可以使用专用编程器进行。

信息可以一次全部擦写，也可以逐字、逐位或分区擦写；擦写过程需要较高电压，目前一般在片内产生。

由于E2PROM在线擦写速度较慢，一般用来存储不需要在线更改且相对固定的信息。2023/2/4

韩良646.5.2Flotox结构存储单元

1.Flotox

器件结构

Floating-gate

tunneloxide浮栅隧道氧化物

加在控制栅Gc和漏极D上的电压是通过浮置栅-漏极间的电容和浮置栅-控制栅间的电容分压加在隧道区上的。为了使加在隧道区上的电压尽量大，需要尽P-subSiN+SDGcN+埋N+

Gf

Flotox与SIMOS管相似，有两个栅极——控制栅Gc和浮置栅Gf。不同的是Flotox管的浮置栅与漏区之间有一个氧化层极薄的区域，称为隧道区。

当隧道氧化层中的电场达到107V/cm以上时，电子可以穿越隧道氧化层，对浮栅充电或放电，过程可逆，这种现象称为隧道效应。

隧道区2023/2/4

韩良656.5.2Flotox结构存储单元

1.Flotox

器件结构

为了提高擦、写的可靠性，并保护隧道区超薄氧化层，在构成E2PROM存储单元时附加了一个选通管，如右图所示。GcT1T2Wi(字线)位线

BjD1

S1量减小浮置栅和漏区间的电容，因而要求把隧道区的面积做得非常小。P-subSiN+SDGcN+埋N+

Gf2023/2/4

韩良666.5.2Flotox结构存储单元

2.工作原理

(1)读状态Gc加上+3V电压，字线Wi加+5V的正常高电平，如下图所示。+3VGcT1T2Wi+5V位线

BjD1

S1

这时T2导通，如果Floxtox管的浮置栅上没有充负电荷，则T1导通，在位线Bj上读出“0”。

如果Flotox管的浮置栅冲有负电荷，则T1截止，在位线Bj上读出“1”。2023/2/4

韩良676.5.2Flotox结构存储单元

2.工作原理

这时经Gc-Gf间电容和Gf-漏区电容分压在隧道区产生强电场，吸引漏区的电子通过隧道区到达浮置栅，形成存储电荷，使Flotox管的开启电压提高到+7V以上，成为高开启电压管。读出时Gc上的电压只有+3V，Flotox管不会导通。表示读出数据为“1”。+20VGcT1T2Wi+20V0V位线

BjD1

S1

(2)擦除(写“1”)状态

Flotox管的控制栅Gc和字线Wi加+20V左右、宽度为10ms的脉冲电压，漏区接0电平，2023/2/4

韩良686.5.2Flotox结构存储单元

2.工作原理

(3)写入(写“0”)状态写入“0”就是使该单元Flotox管浮置栅放电。0VGcT1T2Wi+20V20V位线

BjD1

S1

为此，在写入0时令控制栅Gc为0电平，同时在字线Wi和位线Bj上加+20V左右、宽度为10ms的脉冲电压，

这时浮置栅上的存储电荷降通过隧道区放电，使Flotox管开启电压降至0V左右，成为低开启电压管读出时Gc上加+3V电压，Flotox管导通，读出“0”。2023/2/4

韩良696.5.2Flotox结构存储单元

3.Flotox结构的

存储单元阵列X0Xn-1VSY0Ym-1D0DkVCG

EEPROM的擦写方式有多种，不同的擦写方式有不同的阵列连接方式。2023/2/4

韩良70§6-6FlashMemory

及电荷泵2023/2/4

韩良71快闪存储器（

FlashMemory）就是针对此缺点研制的。采用新型隧道氧化层MOS管。EEPROM的缺点：擦写需要高电压脉冲；擦写时间长；存储单元需两只MOS管。1.隧道层在源区；2.隧道层更薄－－10～15nm。在控制栅和源极间加12V电压即可使隧道导通。该管特点：2023/2/4

韩良72存储单元的工作原理：1.写入利用雪崩注入法。源极接地；漏极接6V；控制栅12V脉冲，宽10s。2.擦除用隧道效应。控制栅接地；源极接12V脉冲，宽为100ms。因为片内所有叠栅管的源极都连在一起，所以一个脉冲就可擦除全部单元。3.读出：源极接地，字线为5V逻辑高电平。6V0V12V10s0V12V100ms快闪存储器特点：集成度高，容量大，成本低，使用方便。5V2023/2/4

韩良73片内高压产生电路（电荷泵）

为了方便用户在线编程，通常设计片内自产生高压电路。(1)电荷泵（升压）原理设初始：Vx=0，VA=VDD-VT

，QC=C(VDD-VT)VB=VDD-2VT，

QL=CL(VDD-2VT)Vx=1时，自举使VA=2VDD-VT，

M1截止，M2导通C和CL进行电荷在分配，

VB上升Vx=0时，VA回落，

M1导通补充QC，M2截止使VB保持如此往复，最终使VB=2VDD-2VT（忽略衬偏效应等）2023/2/4

韩良74片内高压产生电路（电荷泵）VddVppClk

采用适当的级数级联，交替自举，电压逐级升高。经过一定周期，可达到稳定值。(2)高压产生电路VPP=N(VDD-VT)

（忽略衬偏效应等）2023/2/4

韩良75§6-7SRAM

SRAM（静态随机存取存储器——StaticRandom-Access

Memory）2023/2/4

韩良76

思考题

1.SRAM的特点是什么？

2.SRAM是如何存储信息“0”和信息“1”的？

3.SRAM读出放大器的作用是什么？

4.多端口SRAM的优点是什么？2023/2/4

韩良776.7.1SRAM的特点

SRAM是数字系统的重要组成部分，即使不同的系统也可以使用相同的SRAM，因此SRAM是一种能大量生产的标准电路，目前嵌入式SRAM已占有相当重要地位。

数字系统可根据需要在工作中对SRAM存储的信息随时进行读取和重新写入。

SRAM的核心部分是一个双稳态触发器存储单元，存储的信息在掉电后将全部丢失，一般用来存储临时缓存数据。2023/2/4

韩良786.7.2SRAM存储单元电路SRAM的存储单元是一个双稳态RS触发器。WBBWBBWBB2023/2/4

韩良796.7.3SRAM存储单元工作原理

单元被选中时，字线(W)为“1”，打开门控管；位线（数据通路）被打开。WBB

写入时，外部送到位线(B和B)的数据强迫双稳态单元处于对应的一个稳态。

读出时，单元中存储的数据经过打开的门控管传到位线(B和B)输出。字线恢复为“0”，数据通路关闭，读或写过程结束。2023/2/4

韩良806.7.4SRAM存储单元器件尺寸(1)“错写”现象读操作时W=1，B通过导通的M5和M2放电。假设初始Q=0（储存），B=1（遗留或预充）。WBBQM5M4M3M2M1M6

放电初始，Q电位会上升，如果上升幅度较大，超过了M4的阈值电压，单元状态就会发生意外翻转，即发生意外的“错写”现象。

2023/2/4

韩良816.7.4SRAM存储单元器件尺寸(2)可靠尺寸设计

为了避免读时的“错写”，要求M5（M6）尺寸小于M2（M4），由此来抑制放电过程中Q和Q电位的上升幅度。

通常将M5（M6）和M1（M3）的尺寸设计成工艺允许的最小尺寸，而M2（M4）的宽度适当增大。WBBQM5M4M3M2M1M6Q2023/2/4

韩良82WBB6.7.5SRAM存储单元版图SRAM存储阵列中的每个单元均是相同的，每个单元都有公共的电源和地线，每行上的单元有公共的字线，每列上的单元有公共的位线。因此，单元版图设计时，因考虑公用端的衔接，减小单元面积。2023/2/4

韩良836.7.6SRAM的数据输入/输出电路DinBBDoutW/Rbuf1buf2buf写:

W/R为“1”时，输入三态缓冲器buf1和buf2打开，数据Din被传送到位线B和B；同时输出三态缓冲器buf被锁住，输出保持原来数据Dout。读：W/R为“0”时，输入三态缓冲器buf1和buf2被锁住，输出三态缓冲器buf被打开，被选存储单元送到位线B和B上的数据被输出到Dout。2023/2/4

韩良846.7.7SRAM的读出放大电路

由于追求存储单元单元面积小、功耗低，器件尺寸设计的较小，因而驱动能力很弱，然而位线上寄生电容又较大，因此，数据输出时在位线上产生的信号很弱，必须经过放大。同时应还采用提高速度、降低功耗措施。为“0”时，放大器与地断路，降低功耗；同时平衡预充电路使放大器两端B和B平衡并预充为“1”为“1”时平衡电路关闭，放大器工作。BB平衡预充电路放大器电路VDD2023/2/4

韩良856.7.8SRAM整体结构电路示意图W/REnDin1Dout1DinxDoutx2023/2/4

韩良866.7.9

单端口SRAM的特点

单端口SRAM是发展最早的一类SRAM。读和写共用一套地址译码电路和数据字线，结构简单、面积小，广泛应用于各种数字系统。

由于结构限制，单端口SRAM一次只能为一项任务提供读或写的访问。因此，作为共享存储器时，不能快速、及时地被系统充分利用，对提高系统速度不利。

存储单元设计时，同时应考虑读与写需求之间的矛盾。WBB2023/2/4

韩良876.7.10

多端口SRAM单元

1.1读1写两端口单元WaBaBaBbWb2023/2/4

韩良886.7.10

多端口SRAM单元

2.2读1写三端口单元WaBaBaBcBbWbWc2023/2/4

韩良896.7.11

多端口SRAM的特点

多端口SRAM可以有多套地址译码电路和多套数据位线分别与每个端口对应，作为共享存储器时，可以为系统多项任务同时提供读和写的访问。

但是，不允许对同一存储单元同时进行多个写，也不能对同一存储单元同时读和写。

由于读写位线分离，避免了读写对单元要求的矛盾。2023/2/4

韩良90§6-8DRAM

DRAM（动态随机存取存储器——DynamicRandom-Access

Memory）2023/2/4

韩良91

思考题

1.DRAM的特点是什么？

2.DRAM是如何存储信息“0”和信息“1”的？

2.DRAM为什么需要读出再生放大器？2023/2/4

韩良926.8.1DRAM的特点

DRAM是RAM中的另一大类，其特点是信息以电荷的形式存储在MOS器件的栅电容或电路的节点电容上。单元面积小，集成度高，是集成电路阶段发展的代表性产品。

由于节点的漏电，DRAM存储的电荷（信息）会逐渐消失，为了使信息得以保存，必须定时再生。

掉电后，DRAM存储信息将全部丢失。2023/2/4

韩良936.8.2DRAM单管存储单元的结构

单管存储单元由一个门控MOS管和一个电容组成。

电容Cs由栅电容（主要部分）和pn结电容构成。工作时，栅电容的上电极多晶硅端接VDD，使P型衬底表面形成反型层，形成电容的下电极，它与MOS管的源极相连。信息存储在电容Cs上。WVDDBWBP-subCs2023/2/4

韩良946.8.2DRAM单管存储单元的结构

接VDD的硅栅使得其下的P型硅形成反型，形成MOS管的源区和电容。

WVDDBWBP-subCsVDD2023/2/4

韩良956.8.3

DRAM单管存储单元的工作原理

1.信息的写入

要写入的数据由输入电路加到选中单元的位线（B）上；被选中单元的字线（W）上加高电平，电容Cs通过打开的门控管被充电或放电；字线（W）回落到低电平，门控管截止，信息就被存储在Cs上（有电荷或无电荷）。BWCs2023/2/4

韩良966.8.3

DRAM单管存储单元的工作原理

2.信息的读出

被选中单元的字线（W）上加高电平，门控管打开，电容Cs上有电荷或无电荷的状态通过MOS管被送到位线（B）上，即Cs上原存储的数据被读出；BWCs2023/2/4

韩良976.8.4

DRAM存储阵列W0B0B1B2B3W1W2W32023/2/4

韩良986.8.5

DRAM读出时的问题

由于存储单元尺寸小，Cs电容值较小，而位线上连接单元较多，使得位线上寄生电容较大，因而：1.读出速度很慢（无源驱动）；2.电荷再分配使读出电平与希望的“0”电平或“1”电平间有大幅差值，发生读出错误数据；BWCs

如设CS上原来存有正电荷，电压VCS为高电平，而位线电位VB=0，则执行读操作后位线电平将上升为

因为在实际的存储器电路中位线上总是同时接有个多存储单元，2023/2/4

韩良996.8.5

DRAM读出时的问题使CB>>Cs,所以位线上读出的电压信号很小。而且在读出以后CS上的电压也变得很小，所以这时一种破坏性读出。因此，需要在DRAM中设置灵敏的读出放大器，一方面将读出信号加以放大，另一方面将存储单元里原来存储的信号恢复。3.读出后，Cs上存储的电荷大幅度变化，存储信息将会丢失。4.由于客观存在的漏电现象，长时间后存储的信息将会丢失。BWCs2023/2/4

韩良1006.8.6DRAM虚拟单元的设置

读出灵敏放大器一般都选择双端差分输入结构，而单管单元是单字线结构，因此需要设置一个虚拟单元与被选单元相配合产生差分输出。

一般都将虚拟单元设计成与存储单元相同，但是其在位线（B）上产生的读出电平为“0”电平和“1”电平的中间值，称为参考电平VR。B0WCsB1CsB2Cs存储单元BCs虚拟单元2023/2/4

韩良1016.8.7DRAM的读出、再生放大器

1.电路结构

为了使灵敏放大器两个输入端对称，一般将一条位线上的存储单元分成两半，对称地安排在放大器两侧，并在两侧各设置一个虚拟单元。灵敏放大器一般自身还具有读/写之前的自平衡电路。BiW0WkWk+1WnBiVDDWv2Wv1VR发生器2023/2/4

韩良1026.8.7DRAM的读出、再生放大器

2.工作原理（1）自平衡：在读写之前为“1”（为“0”），放大器不工作，放大器两侧（Bi和Bi）平衡。（同时，虚拟单元被充电为半压VR

）BiW0WkWk+1WnBiVDDWv2Wv1VR发生器2023/2/4

韩良1036.8.7DRAM的读出、再生放大器

2.工作原理BiW0WkWk+1WnBiVDDWv2Wv1VR发生器（2）读出与再生：读时，为“0”（为“1”），在字线（W）被选中的同时，对侧的虚拟字线（Wv）也被选中，Bi和Bi出现电平差，通过放大器的正反馈，使Bi和Bi分别被拉到相应的真正“0”或真正“1”，完成了读出，同时又写回原存储单元。2023/2/4

韩良104§6-9CAM

CAM（按内容寻址的存储器——ContentAddressableMemory）2023/2/4

韩良105思考题1.CAM一般划分为哪几类？

2.

各类CAM具有哪些特点？2023/2/4

韩良1066.9.1CAM的特点及分类

具有存储器（如SRAM，DRAM）一样的按地址对存储单元进行读、写操作功能。

具有一项特殊的搜索比较功能——将新输入的数据与其存储阵列中存储的所有数据进行比较匹配，并按一定的匹配规则输出完全匹配或部分匹配的某个或某些匹配字的地址。

按照存储单元能提供的状态数量划分为两态CAM和三态CAM两类；按照匹配线比较逻辑连接方式划分为与非CAM和或非CAM。

2023/2/4

韩良1076.9.2两态CAM单元（BinaryCAM，BCAM）

(1)9管基本单元

BL

WL

DDV

M3

M4

M1

M2

M6

M5

Q

Q

M7

BLM8

DDV

M9

ML

数据存储部分

数据比较部分

上部也是一个SRAM6管存储单元，完成数据的写入/读出。下部是一个数据比较逻辑，比较前匹配线ML需要被预充到“1”。

比较时，字线WL=0，BL和BL是送进来被比较的数据和数据非。

输入数据与存储数据不匹配时，即BL和Q不同，匹配线ML被下拉至“0”；

输入数据与存储数据匹配时即BL和Q相同，匹配线ML保持原预充的“1”；

2023/2/4

韩良1086.9.2两态CAM单元（BinaryCAM，BCAM）

(2)10管基本单元

BLWL

DDVM3

M4

M1

M2

M6

M5

Q

Q

BLDDV

ML数据存储部分数据比较部分M7

M8

M9

M10

上部也是一个SRAM6管存储单元，完成数据的写入/读出。下部是一个数据比较逻辑，比较前匹配线ML需要被预充到“1”。

比较时，字线WL=0，BL和BL是送进来被比较的数据和数据非。

输入数据与存储数据不匹配时，即BL和Q不同，匹配线ML被下