第3章 组合逻辑电路

3组合逻辑电路3.1小规模集成电路构成的组合电路3.2中规模集成电路及其应用3.3组合逻辑电路中的竞争和冒险组合逻辑电路的一般框图Zi=f(X1,X2,…,Xn)(i=1,2,…,m)工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。关于组合逻辑电路结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元二.组合逻辑电路的分析步骤：

3.1.1组合逻辑电路分析1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一.组合逻辑电路分析

3.1小规模集成电路构成的组合电路例试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=A

三、组合逻辑电路的分析举例

2、列写真值表X=A真值表111011101001110010100000ZYXCBA000011110011110001011010这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表111011101001110010100000ZYXCBA0000111100111100010110101、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤

一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。3.1.2组合逻辑电路的设计例1：设计一逻辑电路供三人(A,B,C)表决使用.每人有一电键,如果他赞成,就按电键,表示1;如果不赞成,不按电键,表示0.表决结果用指示灯来表示,如果多数赞成,则指示灯亮,F=1;反之则不亮,F=0.

(1)列逻辑状态表000001010011100101110111

A

B

C

F010010111在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系(2)写出逻辑表达式取F=“1”(或Y=“0”)列逻辑式取F=“1”对应于F=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。000001010011100101110111

A

B

C

F00010111(3)化简和变换逻辑表达式(4)画逻辑图FCBA&&&>1ABBCAC例2在上例中试用与非门来构成逻辑图(4)画逻辑图FCBA&&&&ABBCAC例3某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1、逻辑抽象。输入信号:A、B、C分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:FA、FB、FC分别为3个指示灯的状态，且灯亮为1，灯灭为0。输入输出ABCFAFBFC0000001××10001×010001001根据题意列出真值表(2)写出各输出逻辑表达式。FA=A

真值表2、根据真值表写出各输出逻辑表达式。3、根据要求将上式变换为与非形式

FA=A

输入输出ABCFAFBFC0000001××10001×0100010014、根据输出逻辑表达式画出逻辑图。例2试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。解：(1)明确逻辑功能，列出真值表。设输入变量为G3、G2、G1、G0为格雷码，当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表输出变量B3、B2、B1和B0为自然二进制码。0111010001100101010101110100011000110010001000110001000100000000B3

B2

B1

B0G3

G2

G1

G0输出输入1111100011101001110110111100101010111110101011111001110110001100B3

B2

B1

B0G3

G2

G1

G0输出输入逻辑电路真值表(2)画出各输出函数的卡诺图，并化简和变换。33GB==2B+2G3G2G3G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(2G3G)+2G3G1G+2G3G)+2G3G1G=Å3G2GÅ1G0B=Å3G2GÅ1GÅ0G(3)根据逻辑表达式，画出逻辑图3.2中规模集成电路及其应用3.2.1编码器3.2.2译码器3.2.3数据分配器和数据选择器3.2.4数值比较器3.2.5加法器一、编码器(Encoder)的概念与分类1.编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等2.编码器：具有编码功能的逻辑电路。3.2.1编码器能将每一个编码输入信号变换为不同的二进制的代码输出。

如8线-3线编码器：将8个输入的信号分别编成8个3位二进制数码输出。如BCD编码器：将10个编码输入信号分别编成10个4位码输出。3.编码器的逻辑功能：4.编码器的分类：普通编码器和优先编码器。（1）普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。（2）优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。普通二进制编码器的结构框图普通二进制编码器二、普通编码器

I0

I1

Yn-1

Y0

Y1

1n2-I二进制

编码器

2n个

输入

n位二进制码输出

1.普通线─4、2线二进制编码器(设计)1000010000100001Y0Y1I3I2I1I0

（2）逻辑功能表编码器的输入为高电平有效。（a）逻辑框图4输入二进制码输出11011000该电路是否可以再简化？2.C304普通编码器

C304是一种CMOS型二-十进制普通编码器，逻辑图如图所示。

二.优先编码器

1.优先编码器的提出：

实际应用中，经常有两个或更多输入编码信号同时有效。

必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。

识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。2.优先编码器线(4─2线优先编码器)（设计）（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3~输入为编码信号I3

I0输出为Y1Y03321IIIY+=33210IIIIY+=8-3线优先编码器74LS148的示意框图、引脚图3.集成电路编码器例题：用二片148接成16线-4线优先编码器74LS148（1）74LS148（2）&&&&Y3Y2Y1Y0（2）有编码为0，无编码时为101110110译码器的分类：

译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)译码器的概念与分类译码器：具有译码功能的逻辑电路称为译码器。唯一地址译码器代码变换器将一系列代码转换成与之一一对应的有效信号。将一种代码转换成另一种代码。二进制译码器二—十进制译码器显示译码器常见的唯一地址译码器：3.2.2译码器2线-4线译码器的逻辑电路(分析）LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输入功能表1.集成电路译码器74HC138(74LS138)集成译码器方案一（不带控制端）

(1)试用两片74LS138构成一个4线-16线译码器。方案二（带控制端）

(1)试用两片74LS138构成一个4线-16线译码器。~3线–8线译码器的~含三变量函数的全部最小项。F0F7基于这一点用该器件能够方便地实现三变量逻辑函数。用译码器实现逻辑函数。当S1=1，S2=S3=0时在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.试用74LS138译码器实现逻辑函数。若A2=A，A1=B，A0=C，则YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga2.数码显示译码器

将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。(1)

数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3bcdefgabcdefga输入BCD码输出驱动七段数码管显示相应数字0001(2)七段半导体数码显示器(LED)数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。abcdefgDPagfCOMbcedCOMDPabcdefgDP发光字段，由管脚a~g电平控制是否发光。小数点，需要时才点亮。显示的数字形式gfedcba1).半导体数码管

由七段发光二极管构成例：共阴极接法a

b

c

d

e

f

g

01100001101101低电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg七段显示译码器状态表gfedcbaA3A2A1A0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码a.74LS48/248显示译码器b.CD4511显示译码器

数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。1.数据分配器示意图3.2.3数据分配器和数据选择器1）.用译码器实现数据分配器

当A2A1A0=001时，F1=D2）.四路数据分配器

例3.11试用74LS138实现原码和反码两种输出的八路数据分配器。（1）.原码例3.11试用74LS138实现原码和反码两种输出的八路数据分配器。（2）.反码2数据选择器从多路数据中选择其中所需要的一路数据输出。四选一数据选择器输入数据输出数据使能端D3D2D1D0FSA0A1控制信号11&111&&&>1YD0D1D2D3A0A1S1000000“与”门被封锁，选择器不工作。1)CT74LS153型4选1数据选择器11&111&&&>1YD0D1D2D3A0A1S01D0000“与”门打开，选择器工作。由控制端决定选择哪一路数据输出。选中D00011001)CT74LS153型4选1数据选择器由逻辑图写出逻辑表达式CT74LS153功能表使能选通输出SA0A1Y10000001100110D3D2D1D01SA11D31D21D11D01W地CT74LS153(双4选1)2D32D22D12D02WA02SUCC15141312111091613245678

多路选择器广泛应用于多路模拟量的采集及A/D转换器中。用2片CT74LS153多路选择器选择8路信号若A2A1A0=010,输出选中1D2路的数据信号。CT74LS153(双4选1)2D32D22D12D02WA02SUCC1514131211109161SA11D31D21D11D01W地13245678A0A1A2174LS151功能框图D7FFE74LS151D6D5D4D3D2D1D0S2S1S02)8选1数据选择器74LS1512个互补输出端8路数据输入端1个使能输入端3个地址输入端74LS151的逻辑图74LS151的功能表16选1数据选择器(1)1A2A1A0A0A1A2(2)≥1YD7D6D1D0D15D14D9D8...D15D14...D9D8...D0D1...D6D7SSABCSY1Y33)用2片CT74LS151型8选1数据选择器构成具有16选1功能的数据选择器a.数据选择器产生逻辑函数控制Di，就可得到不同的逻辑函数。4)数据选择器74LS151的应用当D0=D3=D5=

D7=0D1=D2=D4=

D6=1时：当D0=D3=D5=

D7=1D1=D2=D4=

D6=0时：D7FFE74LS151D6D5D4D3D2D1D0A2A1A0当E=0时：比较Y与L，当

D3=D5=D6=D7=1D0=D1=D2=D4=0时，D7E74HC151D6D5D4D3D2D1D0A2A1A0LFXYZ10Y=L例1试用8选1数据选择器74LS151产生逻辑函数解:利用8选1数据选择器产生函数的一般步骤a、将函数变换成最小项表达式b、将使器件处于使能状态c、地址信号S2、S1、S0作为函数的输入变量d、处理数据输入D0~D7信号电平。逻辑表达式中有mi,则相应Di=1，其他的数据输入端均为0。总结:b.数据选择器产生序列例：运用数据选择器产生01101001序列D0=D3=D5=D6=0，D1=D2=D4=D7=1

c.数据选择器进行数据的分时传输例：用数据选择器实现分时传输，要求用数据选择器分时传送四位8421BCD码，并译码显示。

1.一位数值比较器(设计)

数值比较器：对两个二进制数进行比较，以判断其大小的逻辑电路。输入：两个一位二进制数A、B。

输出：FBA>=1，表示A大于BFBA<=1，表示A小于BFBA==1，表示A等于B3.2.4数值比较器一位数值比较器BA=FBA>BA=FBA<ABBA+=FBA=一位数值比较器真值表10011001010101010000FA=BFA<BFA>BBA输出输入2、两位数值比较器：输入：两个2位二进制数

A=A1A0、B=B1B0能否用1位数值比较器设计两位数值比较器?

比较两个2位二进制数的大小的电路当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果决定。用一位数值比较器设计多位数值比较器的原则真值表001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1输出输入FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)两位数值比较器逻辑图FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)3.集成数值比较器74LS85(1.)集成数值比较器74LS85的功能74LS85的引脚图

74LS85是四位数值比较器，其工作原理和两位数值比较器相同。74LS85的示意框图输入输出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0LLHLLHA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHL4位数值比较器74LS85的功能表用两片74LS85组成8位数值比较器（a.串联扩展方式）。(2)集成数值比较器的位数扩展输入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0输出:FBA>FBA<FBA=高位片输出低位片B3A3~B0A0B7A7~B4A4用四片74LS85组成16位数值比较器（串联扩展方式）。高位片

输出低位片B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12b.采用串联扩展方式数值比较器3.2.5加法与减法运算

@在两个1位二进制数相加时，不考虑低位来的进位的相加---半加

@在两个二进制数相加时，考虑低位进位的相加---全加加法器分为半加器和全加器两种。半加器全加器1、半加器和全加器两个4位二进制数相加:（1）1位半加器（HalfAdder）

不考虑低位进位，将两个1位二进制数A、B相加的器件。

半加器的真值表

逻辑表达式1000C011110101000SBA

半加器的真值表BABAS+=如用与非门实现最少要几个门?C=AB

逻辑图（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。111011101001110010100000CSCBA

你能用74151\74138设计全加器吗?

用这两种器件组成逻辑函数产生电路,有什么不同?

于是可得全加器的逻辑表达式为2.多位加法器实现多位加法运算的电路其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。串行进位加法器超前进位加法器A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加数A输入A3A2A1A0B3B2B1B0B3B2B1B0加数B输入低位的进位输出CO依次加到相邻高位的进位输入端CI。相加结果读数为

C3S3S2S1S0和数进位数（1）串行进位加法器（1）、串行进位加法器（模仿手工计算方式）首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。每一位的相加结果都必须等到低一位进位产生以后才能建立，传输延迟时间长（最差需要经过4个全加器的延迟时间）。4位串行进位加法器定义两个中间变量Gi和Pi：Gi=AiBi（2）超前进位加法器

提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。定义第i位的进位信号（Ci）：Ci=Gi＋Pi

Ci-1

4位全加器进位信号的产生：C0=G0+P0C-1

C1=G1+P1C0C1=G1+P1G0+P1P0C-1

C2=G2+P2C1

C2=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3（G2+P2C1)=G3+P3G2+P3P2C1

=G3+P3G2+P3P2(G1+P1C0)

C3=G3+P3G2+P3P2G1+P3P2P1(G0+P0C-1)[Gi=AiBiCi=Gi＋Pi

Ci-1

超前进位集成4位加法器74LS283

74HC283逻辑框图

74HC283引脚图超前进位加法器74LS283的应用例1.用两片74LS283构成一个8位二进制数加法器。在片内是超前进位，而片与片之间是串行进位。3.减法运算

在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。若n位二进制的原码为N原，则与它相对应的2的补码为 N补=2N

N原

补码与反码的关系式

N补=N反+1 设两个数A、B相减，利用以上两式可得A

B=A+B补2n=A+B反+12n1）AB

0的情况。2）AB

<0的情况。结果表明，在A–B

0时，如加补进位信号为1，所得的差就是差的原码。在A–B

<0时，如加补的进位信号为0，所得的差是差绝对值的补码。A=0101，B=0001A=0001，B=0101

10100

0110