第8章S5PV210微处理器功能部件及应用第一部分(2014年4月7日)

共206页1第8章S5PV210微处理器功能部件及应用

本章主要内容1、常用外部设备；2、S5PV210复位电路；3、S5PV210启动顺序；4、S5PV210时钟控制器；共206页25、S5PV210产品编码；6、S5PV210GPIO；7、S5PV210UART；8、中断控制器。共206页3本章教学要求

掌握常用的输入、输出设备的工作原理，了解S5PV210

微处理器部分功能部件的工作原理及编程使用。共206页448.1人机交互设备

人机交互设备主要分为两类：输入设备和输出设备。1、输入设备

键盘、鼠标、手写板、触摸屏等。2、输出设备

显示器、打印机、绘图仪等。共206页558.1.1键盘1、按键基本电路单个按键电路未按键电路已按键电路共206页66

这种简单的按键有一个缺点，即按键被按下（或被释放），触点被接通（或断开）的一瞬间，电路有一个持续5~30ms

的若通若断的抖动阶段，如下图所示：共206页77按键的抖动现象图共206页88

解决抖动问题的办法有两种：（1）一种是使用硬件

消抖电路（如RC电路、专用芯片）滤掉抖动波形。（2）另一种是当发现键盘输出电平有变化时

，通过延时

的方法躲过按键的抖动，待电路状态稳定之后再来检测按键的输出电平，从而达到正确确定键盘信息的目的。共206页99

用软件进行消抖的流程如下所示：共206页10102、独立按键键盘共206页1111

独立按键式键盘也叫做单线键盘，其特点是每一个键都占用一条接口线，所以这种键盘简单可靠，但在键数目较多时，占用接口线也较多。3、矩阵式键盘

当键盘的按键数目较大时，为了减少键盘接口线的数目，人们常常采用矩阵式键盘。共206页12124X4

矩阵式键盘共206页1313行扫描法程序的流程框图：共206页14148.1.2数码显示器1、数码显示器实物共206页15152、数码显示器原理共206页16163、共阴共阳数码显示器编码引脚顺序：hgfedcba数字共阴共阳03FC0106F925BA434FB04669956D9267D82707F887F8096F90A7788B7C83C39C6D5EA1E7986F718E共206页17174、静态显示和动态显示

静态显示如何连接？

动态显示如何连接？共206页18（1）静态显示共206页19（2）动态显示共206页208.2S5PV210复位（447页）8.2.1复位类型

S5PV210

有4种类型的复位。复位发生器能使系统进入5个复位状态之一，5个复位状态依次为：（1）硬件复位

当XnRESET

引脚是低电平时产生硬件复位。该复位使S5PV210

进入一个预知初始状态。共206页21（2）看门狗复位

由看门狗定时器产生复位信号。（3）软件复位

通过设置特殊控制寄存器产生复位信号。（4）热复位

复位信号由

XnWRESET引脚产生。共206页22（5）唤醒复位

当一个有正常F/Fs

模块在掉电模式时，通过唤醒事件，该模块重新上电时产生唤醒复位；但是在睡眠模式下，唤醒复位是产生给所有断电的模块，而不是正常的F/F

或有记忆的F/F。

5个复位的优先级如下：

硬件复位>看门狗复位>热复位>软件复位>唤醒复位。共206页238.2.2硬件复位

当XnRESET

引脚加低电平时产生硬件复位，复位时系统中的所有部件（RTC除外）复位到一个已知状态。

在硬件复位期间，将发生以下动作：（1）所有内部寄存器和

Cortex-A8进入它们预定义的复位状态；（2）所有引脚获得它们初始状态；共206页24（3）当XnRESET

引脚驱动时，XnRSTOUT

引脚输出是确定的。

当XnRESET

引脚加入低电平时，硬件复位产生，硬件复位是不可屏蔽的。当XnRESET有效时，S5PV210进入复位状态而不是先前的状态。硬件复位要实际产生，XnRESET

必须保持足够长的时间以让内部状态趋于稳定，以及复位状态的传送。共206页2525XnRESET引脚共206页268.2.2.1看门狗复位（450页）

当软件没能阻止看门狗溢出时发生看门狗复位。在看门狗复位中，S5PV210的所有部件复位到他们预定义的复位状态，与硬件复位类似。8.2.2.2软件复位

在正常模式下，当

CPU把“1”写到SWRESET

寄存器时发生软件复位。共206页278.2.2.3热复位

当XnWRESET

是“0”时产生热复位。8.2.2.4唤醒复位

当一个正常的F/Fs

处于掉电模式，通过唤醒事件重新上电时发生唤醒复位。共206页28

各种复位类型寄存器初始化：BlockRegisterSoftwareReset，WarmReset，WakeupfromSLEEPWatchdogXnRESETALIVEPowerOnResetSYSCON(PMU)INFORM4~6,OM_STATXXXOSYSCON(PMU)RST_STAT,PS_HOLD_CONTROLXXOOSYSCON(PMU)OSC_CON,PWR_CFG,EINT_WAKEUP_MASK,WAKEUP_MASK,PWR_MODE,NORMAL_CFG,IDLE_CFG,STOP_CFG,STOP_MEM_CFG,SLEEP_CFG,OSC_FREQ,OSC_STABLE,PWR_STABLE,MTC_STABLE,CLAMP_STABLE,WAKEUP_STAT,BLK_PWR_STAT,OTHERS,HDMI_CONTROL,USB_PHY_CONTROL,MIPI_DPHY_CONTROL,ADC_CONTROL,DAC_CONTROL,INFORM0~3XOOORTCRTCCON,TICCNT,RTCALM,ALMSEC,ALMMIN,ALMHOUR,ALMDAY,ALMMON,ALMYEAR,RTCRSTXOOOOthersOOOO共206页2929最简单的硬件复位电路共206页3030

这种电路简单、价格低廉。但由于该电路在复位期间的信号不是一个稳定的低电平，且其波形受电路中器件参数影响较大，从而导致这种复位电路的稳定性不好，可靠性较差。

为提高复位电路的可靠性及使用上的灵活性，通常使用专用的复位芯片来实现复位电路。共206页3131专用的复位电路共206页328.3S5PV210启动顺序（517页）8.3.1启动顺序概述

S5PV210的内部存储器由64KBROM和96KBSRAM组成。作为启动内部的64KBROM和96KBSRAM区域都能够使用。S5PV210从内部ROM启动使能安全引导，它保证映像不被未授权用户改变。S5PV210使用电熔丝信息来选择安全启动和正常引导，电熔丝信息在编程后不能被改变。共206页33

启动可以从下列设备来选择：（1）通用NAND

闪存；（2）OneNAND

存储器；（3）SD/MMC

存储器（如MoviNAND和iNAND）；

闪存结合了EPROM

的高密度和EEPROM

结构的变通性的优点。NAND

闪存是一种比硬盘驱动器更好的存储方案，这在不超过4GB

的低容量应用中表现得犹为明显。

OneNand

既实现NORFlash

的高速读取速度，又保留了NandFlash

的大容量数据存储的优点。SD卡/多媒体卡。共206页34（4）eMMC

存储器；（5）eSSD

存储器；（6）UART

和USB

设备。eMMC(EmbeddedMultiMediaCard)

为MMC协会所订立的、主要是针对手机产品为主的内嵌式存储器标准规格。

固态存储技术，简称为SSD。eSSD

系列是通过多芯片封装技术(MCP)，把TDKSSD

控制器GBDriverRS??3

和NAND

型闪存一芯化的

SerialATA(SATA)3GbpsSSD。

共206页35

在系统复位时，PC

从内部ROM的iROM代码开始执行。但是，系统复位不仅发生在系统启动时，也可以发生在从低功耗模式中唤醒。所以iROM

代码必须根据复位状态执行相应的代码，复位状态如下所示：共206页36

各种复位状态需要的功能如下：iROM基本初始化iROM的PLL设置第1引导/第2引导装载程序的装载第2引导装载程序的DRAM设置OS装载恢复到先前状态硬件复位OOOOOX看门狗复位OOOOOX睡眠唤醒OOOOXO软件复位OOOOOX深度停止唤醒OXX(note)XXO深度空闲唤醒OXX(note)XXO

note：在记忆选项下SRAM保留。共206页37

启动装载由iROM、第一、第二启动装载组成，这些启动装载的特性如下：（1）iROM代码

包含小而简单的代码，它是平台独立和存储在内部存储器中。（2）第一启动装载

包含小而简单的代码，它是平台独立和存储在外部存储器中，与安全启动相关。共206页38（3）第二启动装载

包含复杂代码，它是平台相关的和存储在外部存储器中。

如果选择安全启动，iROM

代码和第一启动装载提供完整性检查功能（使用公钥算法）来验证装入的映像。这里有160位电熔丝的安全引导密钥，它用作在iROM做完整性检查前做为鉴定装载的公钥。共206页39

下图是启动时间操作示意图：共206页40（1）iROM

代码放在内部64KBROM

中。它完成基本系统功能的初始化，包括：时钟、堆栈和堆。（2）iROM从指定的启动设备装载第一个启动装载映像到内部96KBSRAM

。启动设备用操作模式(OM)引脚来选择。iROM

代码可能根据安全启动密钥对第一启动装载映像进行完整性检查。

启动时间操作示意图说明：（518页）共206页41（3）第一启动装载程序装载第二启动装载程序，同时也可能根据安全启动密钥对第二启动装载程序进行完整性检查。（3）第二启动装载程序初始化：系统时钟、UART、DRAM控制器。当DRAM

控制器初始化完成后，它从启动设备装载OS

映像到DRAM。第二启动装载根据安全启动密钥对OS

映像进行完整性检查。共206页42（5）启动完成后，第二启动装载程序跳转到OS

。

IROM

代码根据读

OM

引脚找到启动设备。OM

寄存器提供了OM引脚和其它相关的启动信息。更多信息参考OM

寄存器、芯片ID。

OM引脚决定启动设备包括：OneNAND,NAND,MoviNAND,eSSD和iNAND。它也决定了设备选项，如位宽度、等待周期、页大小和ECC

模式。共206页43

备注：USB启动是作为系统调试、flash再编程使用，不是作为正常启动。所以它是通过改变OM[5:4]引脚为“2’b10”来实现，而不考虑其它OM引脚值。

iROM

代码在内部的64KBROM

中，iROM

命名为BL0

，第一启动装载程序命名为BL1。共206页448.3.2场景描述8.3.2.1复位状态

针对各种复位有几种场景，包括：硬件复位、看门狗复位、软件复位、从电源休眠模式唤醒。对每一种场景，强制性功能如下表所示：共206页45各种复位状态需要的功能：iROM基本初始化iROM的PLL设置第1引导/第2引导装载程序的装载第2引导装载程序的DRAM设置OS装载恢复到先前状态硬件复位OOOOOX看门狗复位OOOOOX睡眠唤醒OOOOXO软件复位OOOOOX深度停止唤醒OXX(note)XXO深度空闲唤醒OXX(note)XXO

note：在记忆选项下SRAM保留。共206页46

当硬件复位和看门狗复位时，系统将从第一启动装载、第二启动装载、OS映像的装入进行完全启动。新的复位状态归类为复位组0。

由于在睡眠模式中DRAM存储器中的内容被保存，不再需要装载OS映像到DRAM中。然而，在睡眠模式中SOC内部电源没有供给内部逻辑电路，内部SRAM的内容没有保存。因此，第一启动装载和第二启动装载还要再装入，这个复位状态归为复位组1。共206页47

在软件复位时，启动装载程序被执行。尽管在深度停止和深度空闲模式电源是门控的，内部SRAM

被保存，启动装载是不需要再装入。在深度停止和深度空闲模式中以防非自保的SRAM

，第一启动装载程序需要再装载。从深度停止和深度空闲模式唤醒的软件复位状态被归为复位组2。共206页48

如果系统进入掉电模式，当前系统状态将被保存到如DRAM

这样的安全存储器区域，以便系统从掉电模式唤醒后能无缝的进行处理。

最后，从睡眠、深度停止、深度空闲模式唤醒时，恢复到先前的功能被要求执行。共206页498.3.2.2引导顺序实例（520页）下图为完整的启动代码顺序流程图。共206页50共206页51共206页52共206页53共206页54

程序代码从内部ROM(iROM)

开始，并搬到内部SRAM(iRAM)，最后程序在DRAM中运行。（1）内部ROM的启动顺序如下：①屏蔽看门狗定时器；②初始化指令cache

控制器；③初始化堆栈和堆区域；共206页55④检查安全密钥；⑤设置时钟分频器、锁定时间、PLL、源时钟；⑥检查OM引脚并从指定的设备（块号0）装载第一启动装载程序（启动装载的大小取决于S/W）到内部RAM(iRAM)；⑦如果安全启动成功，则执行完整性检查；共206页56⑧如果完整性检查通过，则跳转到在内部RAM（iRAM0xD002_0010）的第一启动装载程序。（2）内部SRAM的启动顺序如下：①从启动设备装载第二启动装载程序到iRAM；②如果安全启动成功，则进行完整性检查；共206页57③如果完整性检查通过，则跳转到在iRAM中的第二启动装载程序（跳转地址取决于用户的程序）；④如果完整性检查失败，停止第一启动装载程序；⑤第二启动装载程序初始化DRAM控制器；⑥从指定设备（块号1）装载OS映像到DRAM；共206页58⑦跳转到在DRAM中的OS程序（0x2000_0000或0x4000_0000）。（3）在DRAM的启动顺序如下：①如果S5PV210是睡眠、深度停止、深度空闲模式唤醒，则恢复到先前的状态；②跳转到OS代码。共206页598.3.2.3固定PLL和时钟设置（522页）

为了加速第一启动装载的操作，第一启动装载程序初始化PLL为固定值，具体设置如下：（1）APLLM=200,P=6,S=1FOUT=(MDIVXFIN)/(PDIVX2(SDIV-1)))=800MHz（2）MPLL

M=667,P=12,S=1FOUT=(MDIVXFIN)/(PDIVX2SDIV)=667MHz（3）EPLL

M=80,P=3,S=3,K=0FOUT=((MDIV+KDIV)XFIN)/(PDIVX2SDIV)=80MHz共206页60

在24MHz外晶振下第一启动装载的时钟速率：ARMCLKACLK200HCLK200PCLK100HCLK100HCLK166PCLK83SCLK_FIMCHCLK1334001331336666133661331338.3.2.4OM引脚配置（523页）

下表是各种启动选项的OM引脚设置：共206页61共206页62共206页63

上图说明：

第一启动装载首先从UART启动，如果失败，则试图从USB启动。因此，如果你想从USB设备启动，则最好断开UART设备。8.3.2.5安全启动（525页）

安全系统的基本准则是：“信任的根是硬件。你不能请求一个软件系统使自己生效”。共206页64

在S5PV210中，信任根在内部ROM中利用iROM代码来实现。所以不能被未授权的用户修改。硬件设计验证iROM代码的完整性。另一方面，第一启动装载程序、第二启动装载程序、OS映像存储在外部存储设备中。所以，iROM代码（已证明是安全的）将检查第一启动装载程序的完整性。如果第一启动装载程序的完整性检查成功，第一启动装载程序包含在可信任区域。因此，第一启动装载检查第二启动装载程序的完整性，第二启动装载检查OS映像的完整性。共206页65

下图为安全启动图：共206页66

安全启动顺序如下：（1）iROM代码启动顺序①利用电熔丝RSA密钥哈希值检查RSA公钥的完整性；②装载第一启动装载程序到iRAM；③利用可信的RSA公钥检查第一启动装载程序的完整性。共206页67（2）第一启动装载程序的启动顺序①装载安全软件到iRAM；②利用可信的RSA公钥检查安全软件的完整性；③装载第二启动装载程序到iRAM；④利用可信的RSA公钥检查第二驱动程序的完整性。共206页68（3）第二启动装载程序的启动顺序①装载安全软件到iRAM；②利用可信的RSA公钥检查安全软件的完整性；③装载OS内核和应用程序到DRAM；④利用可信的RSA公钥检查OS内核和应用程序的完整性。共206页698.4S5PV210时钟控制器（353页）

这节介绍在S5PV210中时钟管理部件（CMU）。系统控制器(SYSCON)管理CMU和电源管理部件（PMU）。8.4.1时钟域

S5PV210由3个时钟域组成，依次是主系统(MSYS)，显示系统(DSYS)，外设系统(PSYS)。其组成如下图所示：共206页70共206页71（1）主系统（MSYS）包括：CortexA8处理器，DRAM控制器（DMC0andDMC1），3D，内部SRAM(IRAM,andIROM)，INTC，以及配置接口(SPERI)

。CortexA8

仅支持同步模式，必须用200MHzAXI

总线同步操作；（2）显示系统（DSYS）包括：FIMC,FIMD,JPEG，多媒体IPs；（3）外设系统（PSYS）被用于安全，I/O外设，低功耗的音频播放；共206页72（4）每组总线系统依次工作在200MHz（最大），166MHz,和133MHz。两个不同的域之间有异步总线桥(BRG)。8.4.2时钟说明

下图显示了在S5PV210

中的时钟分类。共206页73共206页74

在S5PV210

的顶层时钟包括：（1）来自于时钟引脚，它们是XRTCXTI,XXTI,XUSBXTI,和XHDMIXTI；（2）来自CMU时钟（如ARMCLK,HCLK,PCLK等）；（3）来自于USBPHY

的时钟；（4）来自于GPIO

引脚的时钟。共206页751、来自于时钟引脚的时钟（354页）

下列时钟由时钟引脚提供，但可以屏蔽晶体时钟引脚。（1）XRTCXTI

要求32.768KHz的晶振，连接在XRTCXTI和XRTCXTO引脚上。RTC用这个时钟作为实时时钟的时钟源。共206页76（2）XXTI

连接在XXTI

和XXTO

引脚上的晶振

，当USBPHY

没有使用在商业环境时，CMU

和PLL

使用该时钟来产生其他模块的时钟（APLL,MPLL,VPLL,和EPLL等）。XXTI

的时钟频率范围为12~50MHz。由于iROM设计在使用频率24MHz上，推荐XXTI

使用24MHz。共206页77（3）XUSBXTI

连接在XUSBXTI和XUSBXTO引脚上的时钟，该时钟提供给APLL,MPLL,VPLL,ELL,USBPHY。由于iROM设计在使用频率24MHz上，推荐XXTI使用24MHz。（4）XHDMIXTI

连接在XHDMIXTI和XHDMIXTO引脚，要求27MHz晶振，VPLL或HDMIPHY产生54MHz供TV编码器。共206页78补充说明：（1）XXTI和XXTO使用宽量程的振荡器；（2）XUSBXTI和XUSBXTO使用宽量程的振荡器；（3）XHDMIXTI和XHDMIXTO使用宽量程的振荡器；（4）XRTCXTI和XRTCXTO使用晶振产生实时时钟；共206页79（5）ARMCLK作为CortexA8时钟（高达1GHz）；（6）HCLK_MSYS作为MSYS时钟域的AXI时钟（高达200MHz）；（7）PCLK_MSYS作为MSYS时钟域的APB时钟（高达100MHz）；（8）HCLK_DSYS作为DSYS时钟域的AXI/AHB时钟（高达166MHz）；共206页80（9）PCLK_DSYS作为DSYS时钟域的APB时钟（高达83MHz）；（10）HCLK_PSYS作为PSYS时钟域的AXI/AHB时钟（高达133MHz）；

（11）PCLK_PSYS作为PSYS时钟域的APB时钟（高达66MHz）；（12）特殊时钟指定了除总线时钟和处理器核时钟外的所有时钟。共206页812、来自于CMU的时钟（355页）

CMU利用中间时钟频率生成内部时钟。中间时钟频率包括：XRTCXTI,XXTI,XUSBXTI,andXHDMIXTI），4个PLLs(APLL,MPLL,EPLL,andVPLL),USBPHY和HDMIPHY时钟。这些内部时钟中的一些能够被选中，预缩放

，然后供其它模块使用。

对APLL,MPLL,EPLL、VPLL推荐使用24MHz时钟作为输入时钟源。共206页82

为了产生内部时钟，要使用下列部件：（1）APLL使用FINPLL作为输入产生30MHz~1GHz；（2）MPLL使用FINPLL作为输入产生50MHz~2GHz；（3）EPLL使用FINPLL作为输入产生10MHz~600MHz；共206页83（4）VPLL使用FINPLL或CLK_HDMI27M作为输入产生10MHz~600MHz。该PLL产生54MHZ视频时钟；（5）USBOTGPHY使用XUSBXTI产生30MHz和48MHz。（6）HDMIPHY使用XUSBXTI或XHDMIXTI产生54MHz。共206页84在S5PV210中的典型时钟应用：（1）CortexA8和MSYS时钟域(包括ARMCLK，HCLK_MSYS，PCLK_MSYS)使用APLL；（2）DSYS和PSYS时钟域（包括HCLK_DSYS,HCLK_PSYS,PCLK_DSYS,andPCLK_PSYS），其它外设时钟（包括audioIPs,SPI等）使用MPLL和EPLL；共206页85（3）视频时钟使用VPLL。

为了获得低时钟时钟控制器允许绕过PLLs。通过软件可以使每个块中连接、断开时钟，从而降低功耗。共206页868.4.3时钟关系（356）

时钟有下列关系：（1）主系统时钟域（MSYS）①freq(ARMCLK)=freq(MOUT_MSYS)/n,n=1~8②freq(HCLK_MSYS)=freq(ARMCLK)/n,n=1~8③freq(PCLK_MSYS)=freq(HCLK_MSYS)/n,n=1~8④freq(HCLK_IMEM)=freq(HCLK_MSYS)/2共206页87（2）显示系统时钟域（DSYS）①freq(HCLK_DSYS)=freq(MOUT_DSYS)/n,n=1~16②freq(PCLK_DSYS)=freq(HCLK_DSYS)/n,n=1~8（3）外设系统时钟域（PSYS）①freq(HCLK_PSYS)=freq(MOUT_PSYS)/n,n=1~16②freq(PCLK_PSYS)=freq(HCLK_PSYS)/n,n=1~8③freq(SCLK_ONENAND)=freq(HCLK_PSYS)/n,n=1~8共206页88

高性能操作时的时钟值：（1）freq(ARMCLK)=1000MHz（2）freq(HCLK_MSYS)=200MHz（3）freq(HCLK_IMEM)=100MHz（4）freq(PCLK_MSYS)=100MHz（5）freq(HCLK_DSYS)=166MHz（6）freq(PCLK_DSYS)=83MHz（7）freq(HCLK_PSYS)=133MHz（8）freq(PCLK_PSYS)=66MHz共206页89（9）freq(SCLK_ONENAND)=133MHz,166MHz（10）PLL①APLL能够驱动MSYS和DSYS域，它能产生高达1GHz，占空比是49:51；

②MPLL能够驱动MSYS和DSYS域，它提供时钟高达2GHz，占空比是40:60；

③EPLL主要是产生音频时钟；

共206页90④VPLL主要是产生视频系统时钟54MHz；

⑤典型的情况为：APLL驱动MSYS域和，MPLL驱动DSYS域；

说明：仅管选择PLL值有方程式，强烈建议使用在PLL推荐表中的值。共206页918.4.3.1对APLL推荐PLLPMS值FIN(MHz)TargetFOUT(MHz)PMSAFC_ENBAFCFVCO(MHz)FOUT(MHz)2480031001001600.000800.00024100031251002000.0001000.000共206页928.4.3.2对MPLL推荐PLLPMS值FIN(MHz)TargetFOUT(MHz)VSELPMSFVCO(MHz)FOUT(MHz)241330626631064.000133.000241660633231328.000166.000242660626621064.000266.000243330633321332.000333.0002466701266711334.000667.000共206页938.4.3.3对EPLL推荐PLLPMS值FIN(MHz)TargetFOUT(MHz)VSELPMSKFVCO(MHz)FOUT(MHz)2448.0000034830384.00048.0002496.0000034820384.00096.00024144.0000137220576.000144.00024192.0000034810384.000192.00024288.0000137210576.000288.0002484.0000034220336.00084.0002450.0000035030400.00050.0002480.0000138030640.00080.0002432.76801365435127524.2879632.768002449.1520034939961393.2159449.151992467.73761367348339541.9007667.737592473.72801373347710589.8239773.728002445.15840345310381361.2672145.15840共206页948.4.3.3对VPLL推荐PLLPMS值FIN(MHz)TargetFOUT(MHz)VSELPMSFVCO(MHz)FOUT(MHz)2454.000061083432.00054.000108.000061082432.000108.00074.250181983594.00074.250148.500181982594.000148.500222.7500162971445.500222.750397.0000243970397.000397.000371.2500243710371.000371.000445.5000162970445.500445.50074.1761184453593.33374.167148.3521184452593.333148.333222.5280244081445.091222.545296.7031184451593.333296.667370.8790223400370.909370.909445.0550224080445.091445.091519.2311224760519.273519.27327.027061084432.00027.00027.000061084432.00027.000共206页95对VPLL推荐PLLPMS值（续表）FIN(MHz)TargetFOUT(MHz)VSELPMSFVCO(MHz)FOUT(MHz)2754.000006963432.00054.000108.00006962432.000108.00074.2500161323594.00074.250148.5000161322594.000148.500222.750006991445.500222.750397.000003440396.000396.000371.250004550371.250371.250445.500006990445.500445.50074.1758161323594.00074.250148.3516161322594.000148.500222.527506991445.500222.750296.7033161321594.000297.000370.87910111510370.636370.636445.054906990445.500445.500519.2308191730519.000519.000共206页968.4.4时钟产生（360）共206页97共206页98

上图说明：（1）一个外部晶振时钟连接到晶振放大器上，PLL将输入的低频率时钟转换为S5PV210需要的高时钟频率，还包括在每次系统复位时使时钟稳定的内部逻辑功能。（1）上图中有两类时钟多路复用器共206页99①无干扰时钟多路复用器

图中灰色的时钟多路复用器是无干扰时钟多路复用器，它要求在时钟选则改变时时钟是无毛刺的。使用时要保证当时钟选择从一种状态变为另一种状态时两个时钟源要正常运行。如果不能保证，则时钟改变不能完全完成，导致输出时钟状态不确定。共206页100②非无干扰时钟多路复用器

图中白色的时钟多路复用器是非无干扰时钟多路复用器，当改变时钟源时能经受毛刺。当时钟选择从一种状态变为另一种状态时时钟可能有毛刺。为了避免毛刺信号，在试图改变时钟源前屏蔽时钟输出。当时钟改变完成后再使能时钟输出。通过时钟源控制寄存器处理时钟的开放和屏蔽。共206页101③时钟分频器

图中圆括号中显示了可能的分频值。在运行时这些分频值通过时钟分频寄存器决定。有些时钟分频器可能只有一个分频值，用户不能改变它们，因此在时钟分频器中没有对应的字段。共206页102（3）各子模块最大的时钟频率时钟域最大频率模块MSYS200MHzMFC,G3D；TZIC0,TZIC1,TZIC2,TZIC3,VIC0,VIC1,VIC2,VIC3；DMC0,DMC1；AXI_MSYS,AXI_MSFR,AXI_MEM100MHzIRAM,IROM,TZPC0DSYS166MHzFIMC0,FIMC1,FIMC2,FIMD,DSIM,CSIS,JPEG,Rotator,VP,MIXER,TVENC,HDMI,MDMA,G2D83MHzDSIM,CSIS,I2C_HDMI_PHY,I2C_HDMI_DDCPSYS133MHzCSSYS,JTAG,MODEMI/F；CFCON,NFCON,SROMC,ONENAND；PDMA0,PDMA1；SECSS；HSMMC0,HSMMC1,HSMMC2,HSMMC3；USBOTG,USBHOST66MHzSYSCON,GPIO,CHIPID,APC,IEC,TZPC1,SPI0,SPI1,I2S1,I2S2,PCM0,PCM1,PCM2,AC97,SPDIF,I2C0,I2C2,KEYIF,TSADC,PWM,ST,WDT,RTC,UART共206页1038.4.5时钟配置过程（364）

当时钟配置改变时遵循下列规则：①无干扰时钟多路复用器的所有输入必须有效；②当一个PLL关闭时不能选择其输出。

基本的

SFR

配置如下：共206页104

打开PLL：①(A,M,E,V)PLL_CON[31]=1;//PoweronPLL(Referto(A,M,E,V)PLL_CONSFR);②wait_lock_time;//WaituntilthePLLislocked;③(A,M,E,V)PLL_SEL=1;//SelectthePLLoutputclockinsteadofinputreferenceclock,afterPLLoutputclockisstabilized.(Referto0,4,8,12thbitofCLK_SRC0SFR)。共206页105

一旦打开任何一个PLL,不能关闭它。①改变PLL’sPMS的值

设置PMS的值；//SetPDIV,MDIV,andSDIVvalues(Referto(A,M,E,V)PLL_CONSFR)②改变系统时钟分频值CLK_DIV0[31:0]=targetvalue0。共206页106③为特定时钟改变系统时钟分频值CLK_DIV1[31:0]=targetvalue1；CLK_DIV2[31:0]=targetvalue2。S5PV210的各个IP在不需要时可以屏蔽，以降低功耗。共206页1078.4.6特殊时钟说明（365）（1）S5PV210的特殊时钟名称说明范围源SCLK_ONENANDONENANDoperatingclock~166MHz(SCLK_ONENAND)HCLK_DSYS,HCLK_PSYSSCLK_G3DG3Dcoreoperatingclock~200MHzSCLKA2M,SCLKMPLL,SCLKEPLL,SCLKVPLLSCLK_G2DG2Dcoreoperatingclock~223MHzSCLKA2M,SCLKMPLL,SCLKEPLL,SCLKVPLLSCLK_MFCMFCcoreoperatingclock~200MHzSCLKA2M,SCLKMPLL,SCLKEPLL,SCLKVPLLSCLK_CAM0,1ReferenceclockforexternalCAMdeviceCAMspecAllpossibleclocksourcesSCLK_FIMDFIMDoperatingclock~166MHzAllpossibleclocksourcesSCLK_TVENCTVENC/DACclock54MHzSCLKVPLL,HDMIPHYoutputSCLK_DACDACclock54MHzSCLKVPLL,HDMIPHYoutputSCLK_MIXERMIXERclock54MHz(TV)~148.5MHz(HDMI)SCLKVPLL,HDMIPHYoutput共206页108名称说明范围源SCLK_HDMIHDMILINKclock~148.5MHzAllpossibleclocksourcesSCLK_PIXELHDMIPIXELclock~148.5MHzAllpossibleclocksourcesSCLK_SPDIFSPDIFoperatingclock~83MHzSCLK_AUDIO0~2SCLK_MMC0,1,2,3HSMMCoperatingclock~52MHzAllpossibleclocksourcesSCLK_USBPHY0USBOTGclock48MHzUSBOTGPHYclockoutSCLK_USBPHY1USBHOSTclock48MHzUSBHOSTPHYclockoutSCLK_AUDIO0,1,2AUDIOoperatingclock(PCM,I2S)~83MHzAllpossibleclocksourcesSCLK_PWIIEMAPCoperatingclock6~30MHzAllpossibleclocksourcesSCLK_SRCLKKEYI/ForTSADCfilterclock~24MHzXXTI,XUSBXTISCLK_SPI0,1SPIoperatingclock~100MHzAllpossibleclocksourcesSCLK_UART0,1,2,3UARToperatingclock~200MHzAllpossibleclocksources（1）S5PV210的特殊时钟（续）共206页109上表说明：（1）Allpossibleclocksources包括XXTI,XUSBXTI,SCLK_HDMI27M,SCLK_USBPHY,SCLK_HDMIPHY,SCLKMPLL,SCLKEPLL,andSCLKVPLL；（2）XXTI和XUSBXTI是外部晶振；（3）SCLK_USBPHY是USBPHY48MHz输出时钟；共206页110（4）SCLK_HDMI27M是HDMIPHY输出时钟（对HDMI27MHz参考时钟）；（5）SCLK_HDMIPHY是HDMIPHY输出时钟（对HDMI27MHz参考是时钟）；（6）SCLK_HDMIPHY是HDMIPHY输出时钟（PIXEL_CLKO）；（7）SCLKMPLL,SCLKEPLL,andSCLKVPLL依次是MPLL,EPLLandVPLL的输出时钟。共206页111（2）S5PV210的I/O时钟名称I/O引脚名称GPIO功能范围说明IOCLK_AC97INXi2s1SCLKFunc2:AC97BITCLK12.288MHzAC97bitclockIOCLK_I2S0,1,2INXi2s0CDCLKXi2s1CDCLKXpcm2EXTCLKFunc0:I2S_0_CDCLKFunc0:I2S_1_CDCLKFunc2:I2S_2_CDCLK~83.4MHzI2SCODECclockIOCLK_PCM0,1,2INXi2s0CDCLKXi2s1CDCLKXpcm2EXTCLKFunc1:PCM_0_EXTCLKFunc1:PCM_1_EXTCLKFunc0:PCM_2_EXTCLK~83.4MHzPCMCODECclockIOCLK_SPDIFINXpcm2EXTCLKFunc1:SPDIF_EXTCLK36.864MHzSPDIFinputclock共206页1128.4.7寄存器说明（367）

系统控制器控制PLL、时钟生成器、电源管理部件（PMU）和其它系统相关部件。这节描述如何利用系统控制器中的特殊功能寄存器（SFR）来控制这些部件，不能修改保留区域中的数据，修改将导致不可预期的结果。共206页113寄存器地址读写说明复位值APLL_LOCK0xE010_0000R/WControlPLLlockingperiodforAPLL0x0000_0FFFMPLL_LOCK0xE010_0008ControlPLLlockingperiodforMPLL0x0000_0FFFEPLL_LOCK0xE010_0010ControlPLLlockingperiodforEPLL0x0000_0FFFAPLL_CON00xE010_0100ControlPLLoutputfrequencyforAPLL0x00C8_0301APLL_CON10xE010_0104ControlPLLAFC(AdaptiveFrequencyCalibrator)0x0000_00008.4.7.1寄存器映射

由于寄存器太多，下面仅列出部分：共206页1148.4.7.2PLL控制寄存器（371页）（1）PLL控制寄存器(APLL_LOCK/MPLL_LOCK/EPLL_LOCK/VPLL_LOCK)①APLL_LOCK,R/W,Address=0xE010_0000②MPLL_LOCK,R/W,Address=0xE010_0008③EPLL_LOCK,R/W,Address=0xE010_0010④VPLL_LOCK,R/W,Address=0xE010_0020共206页115

当输入时钟频率改变或分频值改变时PLL需要一个锁存时间。PLL_LOCK

寄存器就是说明这一锁定时间，它是基于PLL源时钟的，在这一期间，输出将是低电平。APLL_LOCK/MPLL_LOCK/EPLL_LOCK/VPLL_LOCKBit说明初始状态保留[31:16]保留0x0000PLL_LOCKTIME[15:0]要求产生稳定的时钟输出时间，它依赖PLL的时钟源（1）FINPLLforAPLL,MPLL,EPLL；（2）FINVPLLforVPLL0x0FFF共206页116PLL锁存时间与Fref相关，Fref=FIN/PDIV。①APLL锁存时间随Fref改变Fref=6MHz/8MHz时，APLL锁存时间<30us；Fref=4MHz时，APLL锁存时间<40us；Fref=2MHz时，APLL锁存时间<60us；Fref=1MHz时，APLL锁存时间<100us。共206页117②MPLL和VPLL的锁存时间最大值是Fref周期的400倍Fref=4Mhz，100us；Fref=2MHz，200us；Fref=1MHz，400us。

③EPLL的锁存时间最大值是Fref周期的3000倍Fref=24Mhz，125us；Fref=8MHz，375us；Fref=4MHz，750us。共206页118

下面为对每个PLL推荐PMS的锁定时间设置：FIN(MHz)TargetFOUT(MHz)PLLPMSKFref(MHz)Locktime(us)241000.0000APLL31251-83024667.0000MPLL126671-22002496.0000EPLL3482083752454.0000VPLL61083-4100共206页119

PLL_CON

寄存器控制每个PLL

的操作。假如使能位被设置，在锁存时间之后，相应的PLL

产生输出。MDIV,PDIV和SDIV

值控制PLL

输出的频率。当MDIV,PDIV和VSEL改变时PLL

也产生输出频率。但是，如果仅是SDIV

改变，PLL

锁存期间是不能使用的，PLL

控制寄存器（APLL_CON0/APLL_CON1,R/W,Address=0xE010_0100/0xE010_0104）。共206页120APLL_CON0Bit说明初始状态ENABLE[31]PLLenablecontrol(0:disable,1:enable)0Reserved[30]Reserved0LOCKED[29]PLLlockingindication0=Unlocked1=LockedReadOnly0Reserved[28:26]Reserved0x0MDIV[25:16]PLLMdividevalue0xC8Reserved[15:14]Reserved0PDIV[13:8]PLLPdividevalue0x3Reserved[7:3]Reserved0SDIV[2:0]PLLSdividevalue0x1共206页121

如果输入时钟为24MHz，APLL_CON0的复位值产生800MHz输出时钟。

计算输出时钟频率的等式：FOUT=MDIVXFIN/(PDIV×2SDIV-1)

注意：对APLL和MPLL的MDIV,PDIV,SDIV必须满足下列条件：第一：PDIV:1≤PDIV≤63；第二：MDIV:64≤MDIV≤1023；共206页122第三：SDIV:1≤SDIV≤5；第四：Fref(=FIN/PDIV):1MHz≤Fref≤12MHz。

FVCO(=2×MDIV×FIN/PDIV):1000MHz≤FVCO≤2060MHz。

注意：进入低功耗、深度空闲、停止、深度停止、睡眠模式前APLL将被打开。进入这些模式后APLL自动关闭。共206页123APLL_CON1位说明初始状态AFC_ENB[31]决定AFC是使能还是关闭，低有效。0：使能1：关闭。AFCselectsadaptivefrequencycurveofVCOforwiderange,highphasenoise(orjitter)andfastlocktime。0x0Reserved[30:5]Reserved0x0AFC[4:0]AFC值，如果关闭了AFC，该值手工设置。0x0共206页124（2）PLL控制寄存器(MPLL_CON,R/W,Address=0xE010_0108)374页）MPLL_CON位说明初始状态ENABLE[31]PLLenablecontrol(0:disable,1:enable)0Reserved[30]Reserved0LOCKED[29]PLLlockingindication0=Unlocked1=LockedReadOnly0Reserved[28]Reserved0VSEL[27]VCOfrequencyrangeselection0x0Reserved[26]Reserved0MDIV[25:16]PLLMdividevalue0x14DReserved[15:14]Reserved0PDIV[13:8]PLLPdividevalue0x3Reserved[7:3]Reserved0SDIV[2:0]PLLSdividevalue0x1共206页125

如果输入时钟为24MHz，MPLL_CON在复位时产生667MHz输出时钟频率。

计算输出时钟的方程：FOUT=MDIVXFIN/(PDIVX2SDIV)

注意：对于APLL和MPLL的MDIV，PDIV，SDIV必须满足下列条件：第一：PDIV:1≤PDIV≤63；第二：MDIV:16≤MDIV≤1023；共206页126第三：SDIV:0≤SDIV≤5；第四：Fref(=FIN/PDIV):1MHz≤Fref≤10MHz。

FVCO(=MDIVXFIN/PDIV):当VSEL是低时，1000MHz≤FVCO≤1400MHz；当VSEL是高时，1400MHz≤FVCO≤2000MHz。FOUT:32MHz≤FOUT≤2000MHz共206页127（3）PLL控制寄存器(EPLL_CON0/EPLL_CON1，R/W，Address=0xE010_0110/0xE010_0114)（375页）

注意：进入低功耗、深度空闲、停止、深度停止、睡眠模式前MPLL将被打开。进入这些模式后MPLL自动关闭。共206页128EPLL_CON0位说明初始初始状态ENABLE[31]PLLenablecontrol(0:disable,1:enable)0x0Reserved[30]Reserved0x0LOCKED[29]PLLlockingindication0=Unlocked1=LockedReadOnly0x0Reserved[28]Reserved0x0VSEL[27]VCOfrequencyrangeselection0x1Reserved[26:25]Reserved0x0MDIV[24:16]PLLMdividevalue0x85Reserved[15:14]Reserved0x0PDIV[13:8]PLLPdividevalue0x3Reserved[7:3]Reserved0x0SDIV[2:0]PLLSdividevalue0x2共206页129EPLL_CON1位说明初始状态Reserved[31:16]Reserved0x0K[15:0]PLLK值K值是用来微调M分频值以满足FOUT的精确要求；对这一目的，MDIV+K/65536用作M的分频值。0x0共206页130

如果输入时钟是24MHz，24MHz复位值产生133MHz输出频率。

计算输出的等式为：FOUT=(MDIV+K/65536)XFIN/(PDIVX2SDIV)

注意：对PLLs的MDIV,PDIV,SDIV必须满足如下条件：第一：PDIV:1≤PDIV≤63；第二：MDIV:16≤MDIV≤511；共206页131第三：SDIV:0≤SDIV≤5；第四：K:0≤SDIV≤65535；第五：Fref(=FIN/PDIV):4MHz≤Fref≤30MHz。FVCO(=MDIVXFIN/PDIV):当VSEL是低时，330MHz≤FVCO≤460MHz；当VSEL是高时，460MHz≤FVCO≤660MHz。共206页132FOUT:12MHz≤FOUT≤660MHz

不能设置PDIV或MDIV都是0。

注意：进入低功耗、深度空闲、停止、深度停止、睡眠模式前EPLL将被打开。进入这些模式后EPLL自动关闭。（4）PLL控制寄存器(VPLL_CON,R/W,Address=0xE010_0120)（377页）共206页133VPLL_CON位说明初始状态ENABLE[31]PLLenablecontrol(0:disable,1:enable)0Reserved[30]Reserved0LOCKED[29]PLLlockingindication0=Unlocked1=LockedReadOnly0Reserved[28]Reserved0VSEL[27]VCOfrequencyrangeselection0x0Reserved[26:25]Donotchange0MDIV[24:16]PLLMdividevalue0x6CReserved[15:14]Reserved0PDIV[13:8]PLLPdividevalue0x3Reserved[7:3]Reserved0SDIV[2:0]PLLSdividevalue0x3共206页134

当输入是时钟是24MHz时，VPLL_CON的复位值产生54MHz时钟输出。

计算输出时钟的方程为：

FOUT=MDIVXFIN/(PDIVX2SDIV)

对PLLs的MDIV,PDIV,SDIV必须满足如下条件：第一：PDIV:1≤PDIV≤63；第二：MDIV:16≤MDIV≤511；共206页135第三：SDIV:0≤SDIV≤5；第四：Fref(=FIN/PDIV):1MHz≤Fref≤10MHz。FVCO(=MDIVXFIN/PDIV):当VSEL是低时，330MHz≤FVCO≤460MHz；当VSEL是高时，460MHz≤FVCO≤660MHz。共206页136FOUT:12MHz≤FOUT≤660MHz

注意：进入低功耗、深度空闲、停止、深度停止、睡眠模式前VPLL将被打开。进入这些模式后VPLL自动关闭。共206页1378.4.7.3时钟源控制寄存器（378）

S5PV210

有很多时钟源，包括4个PLL的输出、外晶振、外部时钟、其它来至GPIO的时钟源。CLK_SRCn

寄存器控制每一个时钟分频器的时钟源。

依次有CLK_SRC0、CLK_SRC1、CLK_SRC2、CLK_SRC3、CLK_SRC4、CLK_SRC5、CLK_SRC6、CLK_SRC_MASK0、CLK_SRC_MASK1。共206页138（1）CLK_SRC0,R/W,Address=0xE010_0200CLK_SRC0位说明初始状态保留[31:29]保留0X0ONENAND_SEL[28]ControlMUXFLASH(0:HCLK_PSYS,1:HCLK_DSYS)0保留[27:25]保留0X0MUX_PSYS_SEL[24]ControlMUX_PSYS(0:SCLKMPLL,1:SCLKA2M)0保留[23:21]保留0X0MUX_DSYS_SEL[20]ControlMUX_DSYS(0:SCLKMPLL,1:SCLKA2M)0保留[19:17]保留0X0MUX_MSYS_SEL[16]ControlMUX_MSYS(0:SCLKAPLL,1:SCLKMPLL)0….…………CLK_SRC1~CLK_SRC6类似，略。共206页139（2）CLK_SRC_MASK0,R/W,Address=0xE010_0280CLK_SRC_MASK0位说明初始状态保留[31:30]保留0X3PWI_MASK[29]MaskoutputclockofMUXPWI(0:disable,1:enable)1保留[28]保留1SPDIF_MASK[27]MaskoutputclockofMUXSPDIF(0:disable,1:enable)