第10章80X86的技术发展课件

第10章80X86的最新技术开展Intel80X86处置器的开展Intel8080—8位微处置器Intel8085—高档8位微处置器 指令比较完善，有了中断与DMA 汇编、BASIC，FORTRAN、PL/M 后期配备CP/M操作系统Intel8086—16位 8086数据总线16位、地址总线20位Intel8088—准16位 外部数据总线8位，内部数据总线16位 IBMPC、IBMPC/XTIntel80286、MC68010—高档16位 数据总线16位，地址总线24位 IBMPC/AT 实地址方式、虚地址维护方式 虚地址方式可寻址16MB物理地址和1GB的虚拟地址空间Intel80X86处置器的开展〔1〕Intel80386—32位微处置器 数据总线32位，地址总线32位 实地址方式、虚地址维护方式、虚拟8086方式 虚地址方式可寻址4GB(232)物理地址和64TB(246)的虚拟地址空间Intel80486—32位微处置器 80386+80387+8KB的Cache 部分采用RISC技术、突发总线技术 运用时钟倍频技术Pentium〔奔腾〕—32位微处置器 5级超标量构造、分支预测技术 64条数据线、32条地址线 常用指令硬件化，运用微程序设计PentiumMMX〔多能奔腾〕—32位 添加了57条MMX指令 采用了SIMD技术Intel80X86处置器的开展〔2〕PentiumPro〔高能奔腾〕—32位 64条数据线、36条地址线 实现了动态执行技术(乱序执行)PentiumII〔奔腾2〕—32位微处置器 PentiumPro+MMX 双独立总线构造PentiumIII〔奔腾3〕—32位微处置器 添加了70条SSE指令 初次内置序列号Pentium4—32位微处置器(非P6中心构造) 超级管道技术 添加了144条SSE2指令 简单ALU运转在2倍的处置器中心频率下Itanium—64位微处置器 采用EPIC技术、RISC技术和CISC技术 具有显示并行功能 具有断定执行功能 具有数据预装的功能 采用三级高速缓存Intel微处置器开展图现代微机开展的特点微处置器性能不断加强微处置器支持芯片被高度集成主板总线构造发生改动坚持向上兼容性微机主板构造发生很大变化10.180286的体系构造Intel公司在80年代初推出了新的微处置器——Intel80286，这是一种具有存储器管理和维护机构的16位微处置器。80286芯片采用68引脚四列直插式封装，时钟频率有8MHz和10MHz两种。主要特点： 1．CPU内部有4个处置单元，可并行任务 2．支持存储器管理和维护功能，存储器管理功能可实如今实地址和维护虚地址方式下访问存储器，维护功能包括对存储器的合法操作，对义务虚现特权级维护。 3．实现虚拟存储管理80286的内部构造80286在内部构造上比8086添加了指令执行部件(IU)，同时将8086中的总线接口部件分成总线部件(BU)、地址部件(AU)。这样，80286的CPU有四个独立的处置元件：EU、AU、BU、IU，这四个部件并行地操作。80286存放器组80286具有15个16位的存放器组，可以分成三组：通用存放器、段存放器、形状和控制存放器。其中通用存放器和段存放器与8086完全一样，而形状和控制存放器中有3个公用存放器，用来记录或控制80286的某些形状，包括形状标志存放器(F)、指令指示器(IP)、机器形状字存放器(MSW)。〔1〕指令指示器IP。这个16位的存放器用来指出下一条要执行的指令偏移地址。〔2〕形状标志存放器F。F存放器用来记录算术或逻辑运算类指令操作结果的性质，在进展I/O操作时，I/O所在的特权级，也由F存放器来记录。I/O特权标志IOPL(第12、13位)：用来指定I/O操作时处于0～3特权级中的哪一级。嵌套义务标志NT(第14位)：用来表示当前执行的义务能否嵌套在另一个义务内。当NT=1时，表示当前义务被嵌套于另一个义务中，执行完该义务后，要前往到原来的义务中去。〔3〕机器形状字存放器MSW。MSW用来表示当前处置器所处的形状，目前只运用了它的低4位，其中一位用来使CPU进入虚地址维护方式，其他三位那么起控制协处置器接口作用，其中，PE为维护方式允许位，用来启动微处置器任务方式，当PE=0，为实地址方式，PE=1，为虚地址方式。机器形状存放器MSW功能表当执行RESET后，MSW被自动置成FFF0H，即将80286置成实地址方式。用LMSW和SMSW指令可在实地址方式装入和存储机器形状字存储器的内容。80286的实地址与虚地址维护方式1.80826的实地址方式80826的实地址方式与8086任务方式根本一样。为了和8086兼容，80826的24根地址线中只需低20位A19～A0有用，因此，在实地址方式可寻址空间为1MB。在实地址方式中，80826保管了两个固定的存储区域。在存储器高端0FFFF0H～0FFFFFH保管的是系统初始化区。在存储器低端000000H～0003FFH，存放的是中断矢量表。2.80826虚地址维护方式80826在实地址方式下操作只相当于一个快速的8086，而在虚地址维护方式下操作才干充分发扬80286的作用。在虚地址维护方式中，80826用实地址方式的功能和存储器管理、对虚拟存储器的支持以及对地址空间的维护合为一体，从而使80826能可靠地支持多用户系统。在虚地址维护方式中，80826的24根地址线A23～A0全被用上，因此，可直接寻址的地址空间范围为16MB。80826经过集成在片内的维护机构，能给每个义务提供最大可达1000MB的虚拟存储空间。虚拟地址维护方式的物理存储器也是由两部分组成的，即段基地址和段内偏移量。段基地址是24位的，将段基地址和相应特征集合在一同构成一张表——描画符表，存放在存储器的某一区域。于是，在虚地址维护方式下各段存放器的内容，不再是段基地址而是一个参数，用这个参数从描画符表中取出相应的描画符，就找到了段基地址，与16位偏移量相加构成了所要寻址单元的物理地址。10.280386的体系构造Intel公司于1984年底推出高性能的32位微处置器——Intel80386，它是80826的扩展，从而构成由8086、80186、80286、80386组成的完好的86系列。80386的最大特点是在CPU芯片上集成了一个存储器管理部件(MMU)，可对246的虚拟存储空间和4千兆字节(232)的物理存储空间进展分段和分页管理，段的最大空间为4千兆字节。80386的时钟频率有16MHz和20MHz两种，每秒钟可继续执行三四百万条指令，性能为80286的三倍，已超越许多超级小型机的速度。80386的内部构造80386逻辑上由六个功能部件组成：总线接口部件、代码预取部件、指令译码部件、存储器管理部件、执行部件及控制部件。这六个功能部件采用流水线构造，这样可以同时处置多条指令，以减少程序实践执行时间。总线接口部件完成在总线周期内对必要的信号线进展控制。在其他五个部件没有传送要求时，总线接口部件那么执行从存储器预取指令的任务。代码预取部件从存储器中以4个字节为单位预先取出指令，存放在16个字节的指令预取队列中。指令译码部件从代码预取部件中的预取队列里按顺序取出指令并译码。执行部件与别的部件协同完成指令的功能。存储器管理部件由分段部件和分页部件构成，分段部件将逻辑地址转换为线性地址，芯片上有一个段描画符高速缓冲存放器，其中存有当前段的段描画符，它可加快这种转换。分页部件将线性地址转换为物理地址，在芯片中还有页描画符高速缓冲存放器。它存放着页描画符。分页部件把物理总线地址接到总线接口部件，以执行存储器访问或I/O访问。80386的内部构造框图3输入加法器描画符存放器界限和属性PLA加法器页面超高速缓存控制和保持PLA恳求特权地址驱动器流水线/总线宽度控制器多路收发器维护检测部件移位地址加法器乘/除存放器堆译码和定序控制ROM指令译码已译码队列预取器界限检测器16B指令队列3232分段部件分页部件总线控制80386存放器组〔1〕〔1〕通用存放器80386有八个32位的通用存放器：EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI。为了与8086系列微处置器兼容，各存放器的低16位部分可作为16位寄器存器运用，这时分别指定为AX、BX、CX、DX、SP、BP、SI和DI。前四个寄器的低16位又可分作高8位和低8位，作为8位寄器运用。〔2〕段存放器80386有六个16位段存放器：CS、DS、SS、ES、FS和GS。其中CS为代码段、SS为堆栈段、其他为数据段。段存放器主要在实地址方式时存放段基地址，在维护方式时，它作为保管段描画符的选择器。〔3〕公用存放器80386有两个32位公用存放器：指令指针(EIP)和标志存放器(EFLAGS)。EIP的低16位称为IP，用于执行8086的指令。EFLAGS的低16位和80286的形状标志存放器完全一样，新添加的两个标志位在高16位中。其中VM用于控制方式转移，当VM=1时，从维护方式转换到虚拟8086方式；当VM=0时，恢复维护方式。RF是恢复标志，当指令执行终了时，RF=0；执行过程中发生中断时，RF=1。因此，在页变换后需检查RF标志，假设RF=1，那么再执行该指令；假设RF=0时，那么从下一条指令开场执行。80386存放器组〔2〕〔4〕控制存放器80386有四个32位的控制存放器：CR0～CR3。CR0是机器形状存放器，各位的含义如表3.2.1所示。PG为分页允许位，指示能否运用分页。EF、EM、MP位控制了与协处置器的接口，TS进展义务切换。PG、PE组合后设置操作方式，用来控制80386的任务方式。CR1是Intel公司的保管存放器。CR2是页缺点线性地址存放器，保管最后发生页缺点的线性地址。CR3是页目录地址存放器，用来保管页表的基地址。〔5〕系统地址存放器80386有四个系统地址存放器：GDTR、IDTR、LDTR和TR。GDTR为全局描画符表存放器，用来保管GDT的32位线性基地址和16位界限值。IDTR为中断描画符表存放器，用来保管IDT的32位线性基地址和16位界限值。LDTR为部分描画符表存放器，用来保管LDT的16位选择器的值。TR为义务形状存放器，用来保管TS的16位选择器的值。这四个存放器在维护方式时都可运用，但在实地址时只能访问GDTR和IDTR。〔6〕调试存放器80386有八个32位调试存放器DR0～DR7，用于调试功能。DR0～DR3设定四个断点线性地址。DR6是调试形状存放器，保管断点的当前形状，DR7是调试控制存放器，设置断点并指示中断结果，DR4和DR5保管，供Intel公司运用。80386任务方式三种任务方式 1.实地址方式 2.维护虚地址方式 3.虚拟8086方式实地址方式与虚拟8086方式的区别10.380486的体系构造80486是Intel公司于1989年推出的32位高档微处置器，它在80386的根底上作了一些改良。简单地说，80486芯片相当于一片80386加上一片80387(数学协处置器)，再加上8KB的内片快速缓存(Cache)。80486完全拥有80386的一切功能，诸如页式存储管理、段式存储管理、DEBUG功能，自测试功能、三种任务方式、多义务、流水线指令执行方式和32位整数算术逻辑运算，等等。80486完全和80386兼容，目的码一级也兼容。在软件上，80486实践上和80386一样，区别主要表如今底层硬件实现上的不同。80486可以用于高档微机和任务站，它的属性能使它在DOS、OS/2、Windows和UNIX系统上得到广泛的运用。80486特点〔1〕80486在IntelCPU的历史上初次采用了RISC技术，常用指令仅需一个时钟周期便可完成。〔2〕80486采用了突发总线(BurstBus)同RAM进展高速数据交换。通常CPU同RAM交换数据时，是获得一个地址，交换一个数据，再获得一个地址，交换一个数据，而采用突发总线后，每获得一个地址，那么这个地址及其后地址的数据都一同进展交换。〔3〕80486CPU将数学协处置器和Cache及Cache控制器一同集成到片内，极大的提高了CPU的处置速度。随着CPU任务时钟的提高，普通动态RAM芯片的存取速度相对较低，不能跟上快速CPU的速度，致使CPU出现等待形状。为此，在80386系统中，采用在主机板上设置高速缓冲存贮器(CacheRAM)的方法，是CPU在大多数情况下可以快速访问最近运用过的指令和数据，实现零等待，从而大大提高系统的性能。由于以上特点，在一样的时钟频率下，80486CPU的´处置速度普通比80386快2～3倍。即使是时钟频率为25MHz的486SX-25，在运转WordPerfect5.1、PageMaker4.0、Microsoft6.0和AutoCAD11.0等8种典型运用程序时，其运转速度平均也是时钟频率为40MHz的386DX-40的1.22倍。80486内部构造2X32DB桶式移位器存放器文件

ALU分段部件描画符存放器界限和属性PLA分页部件转换后援缓冲器超高速缓存8KB超高速缓存地址驱动器写缓冲器4X80数据总线收发器总线控制请求定序器突发总线控制总线宽度控制超高速换存控制奇偶校验生成和控制浮点部件浮点存放器文件控制和维护测试部件控制ROM指令译码预取器2X16B指令队列32AB128386/486机的根本构造微处置器80386/80486总线控制器Cache控制器Cache主存80387(386微机)扩展总线控制器实时时钟/日历CMOSRAMISA总线CPU部分总线集成外围控制器10.4Pentium的体系构造特点:80x86系列微处置器兼容32位地址总线、64位数据总线RISC型超标量流水线:U浮点运算流水线,五级〔指令预取，指令译码，地址生成，执行指令，回写〕,V定点运算流水线重新设计的高性能浮点运算器独立的指令Cache和数据Cache加强的错误检测和报告功能分支指令预测常用的指令固化:指令MOVINCDECPUSHPOPJMPCALLADDNOP等固化Pentium的构造特点〔1〕RISC型CPU采用超标量微构造实现，有两条指令流水线，即"U"流水线和"V"流水线。U和V流水线都执行整数指令，但只需U流水线执行浮点指令。每条流水线在一个时钟内执行一条常用的指令，所以Pentium在每个时钟可以执行两条指令，或在一个时钟内执行一条浮点指令。Pentium片上有两个独立的超高速缓存，即指令和数据超高速缓存。它们分别为8KB，是80486的两倍。数据超高速缓存有两个端口，分别用于两条流水线。它有一个公用的转换后援缓存器〔TLB〕，用来把线性地址转换成数据超高速缓存用的物理地址。指令超高速缓存，转移目的缓冲器和预取缓冲器担任将原始指令送入Pentium的执行部件。指令取自指令超高速缓存或外部总线。Pentium的构造特点〔2〕转移地址由转移目的缓冲器予以记录。指令超高速缓存的TLB将线性地址转换成指令超高速缓存用的物理地址。译码部件将预取的指令译码成Pentium可以执行的指令。控制ROM含有控制实现Pentium体系构造必需执行的运算顺序微代码，控制ROM部件直接控制两条流水线。Pentium为了支持共享主存的多处置器系统。还改动了片上超高速缓存的主存改写方式。80486采用通写方式，而Pentium那么改用回写方式，抑制了访问总线的运用次数Pentium还经过总线监测能否更新了与该超高速缓存一样的数据内容。假设在本身的超高速缓存中有同一主存地址的内容，那么使其无效，以坚持系统的一致性。Pentium微处置器内部构造分支目的缓冲器代码Cache8KBTLB指令指针预取缓冲存储器指令译码部件256位总线接口部件分页部件64位数据总线预取地址32位地址总线控制控制部件地址生成〔U流水线〕地址生成〔V流水线〕控制ROMALU〔U流水线〕ALU〔V流水线〕整数存放器组桶形移位器数据Cache8KBTLB浮点部件控制存放器组加法器除法器乘法器80位80位分支检测和目的地址64位数据总线32位地址总线32位32位32位32位32位32位5个部分：根本构造存放器：16个，通用，指令、标志、段系统级存放器：9个，系统地址，控制调试存放器：8个模型公用存放器：20个浮点存放器：18个Pentium存放器1．通用存放器：EAX,EBX,ECX,EDX,ESI,EDI,EBP、ESP2．公用存放器：EIP、EFLAGSEFLAGS：17个标志位，分三类：形状9个，控制5个，系统3个Pentium根本构造存放器〔1〕16位通用存放器高16位扩展32位通用存放器16位的IP高16位扩展32位指令指针存放器EIP嵌套标志I/O特权位恢复标志虚拟8086方式对齐检查虚拟中断位虚拟中断挂起位标识位这部分同8088OF31……222120191817161514131211109876543210DFIFTFSFZFAFCFPFIOPLNTRFVMACVIFVIPID保留Pentium根本构造存放器〔2〕3.段存放器：CS、DS、SS、ES、FS、GS实地址方式下：段地址，段地址＊16＋偏移量＝物理地址维护方式下：段选择符，即段描画符的索引值。64位段描画符存放器用户不可见。Pentium系统级存放器〔1〕1．系统地址存放器GDT：全局描画符表，操作系统运用的段描画符和各项义务公用的段描画符放在一同组成的表。整个系一致个。LDT：部分描画符表，某项义务公用的一切的各种段描画符放在一同组成的表。每个义务各有一个。IDT：中断描画符表，一种特殊的表，它把每个中断向量与段描画符联络在一同，包含中断效力程序入口地址和特性。整个系一致个。TR：义务存放器，保管当前正在执行的义务的形状。Pentium段描画符段描画符：8个字节，共64位段基址：32位段长：20位访问权〔属性〕：12位P：存在位，P＝1该段在物理存储器中， P＝0不存在DPL：本段特权级，2位，编码00～11， 共4级，0最高S：本段是代码段或数据段吗， S＝1本段是代码段或数据段的描画符， S＝0不是，而是系统描画符。TYPE：段描画符的类型，3位，包括：E、ED、W E＝1代码段描画符，E＝0数据段描画符 ED＝1数据段向下扩展，即偏移量应大于段长，ED＝0数据段向上扩展，即偏移量应小于、等于段长 W＝1数据段允许写入，W＝0数据段可读不可写A：访问标志， A＝1该段被访问过，A＝0该段未被访问过G：段长单位， G＝1该段的段长以页面为单位， G＝0该段的段长以字节为单位D：本次寻址的操作数的位数〔只用于代码段〕，D＝1默许值为16位地址及16位或8位数据，D＝0默许值为32位地址及32位或8位数据O及U都为0，系统保管，与以后CPU兼容。Pentium描画符表构造Pentium以段为单位分配内存。描画符用于描画段的信息，由8个字节组成。各个段的描画符作为一种数据构造，组合在一同，构成了描画符表。描画符表的开场地址放在描画符表存放器中，该首地址加上描画符表偏移量，就得到相应的描画符。Pentium系统级存放器〔2〕2．控制存放器作用：保管全局性及其形状。3176543210MCE0PSEDETSDVMEPVI保管，缺省为全0CR4311211430PWTPCD页目录基地址存放器CR3页缺点线性地址存放器CR2310保留CR1WP313029181716543210NEETPEMPNWCDPGCR0310EMTSAMPentium控制存放器CR0写维护定位屏蔽允许分页制止Cache不写贯穿维护方式允许浮点协处置器监控模拟浮点协处置器义务切换处置器扩展类型数值异常WP313029181716543210NEETPEMPNWCDPGCR0EMTSAMPentium控制存放器CR3制止Cache页面写贯穿311211430PWTPCD页目录基地址存放器CR3Pentium控制存放器CR4允许机器检查页大小扩展位调试扩展位制止定时标志维护方式虚拟中断虚拟8086方式扩展3176543210MCE0PSEDETSDVMEPVI保管，缺省为全0CR4Pentium的任务方式1.实地址方式1MB空间，分段管理，全在0级2.维护方式存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描画虚拟地址空间64TB〔246〕4级管理，可以运用分页技术3.虚拟8086方式4.系统管理方式〔电源管理及为操作系统和正在运转的运用程序提供平安〕Pentium有3类地址空间： 虚拟地址空间：编写程序的地址空间，对应为虚地址、逻辑地址 主存地址空间：运转程序的地址空间，对应为实地址、物理地址 辅存地址空间：存放程序的地址空间，对应为辅存地址、磁盘地址46位虚地址→32位物理地址段选择符→描画符表→描画符→段基址→偏移量→物理地址描画符分类： 1．程序段描画符 2．系统段描画符：TSS、LDT 3．门描画符：控制程序转换，义务转换，确定转移目的程序入口。包括：调用门、义务门、中断门、圈套门。Pentium的存储管理Pentium程序转移方法分页的管理对象是页，页是大小固定的存储块整个线性空间和物理空间都分成大小一样的页，每页4KB，这样，32位的线性空间和物理空间中，低12位为页内地址，高20位为页面地址地址映象关系 物理页内偏移量〔低12位〕＝线性页内偏移量〔低12位〕 物理页号〔高20位〕＝F［线性页号〔高20位〕］Pentium采用二级页表构造：页目录表和页表页描画符：描画页的信息，4个字节，提供页面基址的高20位，低12位自然为0〔页的起始地址为页内偏移量为0的地址〕。页表：保管页描画符页目录表：保管页表描画符〔页表即页目录，所以又称页目录描画符〕CR3提供页目录表基址，页式寻址过程：CR3→页目录表→页表描画符→页表→页描画符→页面基址→偏移量→物理地址Pentium的分页Pentium段页式构造寻址过程Pentium的中断机制〔1〕1.中断描画符表IDT〔用于维护方式〕描画符表长度：8字节，每个表项对应一个中断类型号。表项类型：义务门、中断门、圈套门。经过特征位(位b40～b44)区分不同类型。Pentium的中断机制〔2〕描画符表长度：8字节×256=2KB。描画符表位置：中断描画符表存放器IDTR指向。2.中断描画符指针指向中断描画符表中的中断描画符的指针。中断描画符指针=IDT基地址+中断类型号*8。3.中断门/圈套门内容：段选择符、属性和偏移量。中断门与圈套门区别：〔1〕经过中断门处置时EFLAG的IF被清0。〔2〕中断门的优先级比圈套门高，是面向外部硬件中断的门。Pentium的中断机制〔3〕中断效力子程序入口地址的获取偏移属性选择符中断门/圈套门IDTRIDT中断类型号n×8边境属性基地址段描画符CSGDT/LDT线性地址中断效力子程序代码段基地址偏移EIPCS段描画符缓冲器Pentium的中断机制〔4〕TSS选择符义务门IDTRIDT中断类型号n×8属性段限基址TSS描画符TRGDT线性地址TSS基址TR描画符缓存器4.义务门内容：TSS选择符。TSS获取方法如图优点：中断义务和被中断义务完全隔开。Pentium的I/O维护I/O维护在维护方式下有效，在实地址方式下无效。1.I/O特权级IOPL维护维护经过比较当前义务的特权级CPL和标志存放器的IOPL字段实现的。假设CPL<IOPL，可执行IN、OUT、INS、OUTS、CLI、STI等敏感指令(对IOPL敏感)；否那么不行。每个义务都有本人的IOPL，0级特权的过程可经过POPF和IRET指令修正义务的IOPL。2.I/O允许位映象维护I/O允许位映象用来修正IOPL对I/O敏感指令的影响，允许低特权的程序访问某些I/O端口。I/O允许位映象是一个位向量，每位对应一个端口的操作权限(0表示允许)。操作系统可经过改动义务TSS中的I/O允许映象来为某义务分配端口。82815EPMCH芯片具有32位系统总线，66/100/133MHz系统总线频率集成SDRAM控制器支持包含4×AGP数据传送的AGP2.0符合ACPI电源管理规范

-Full-on〔S0，全开〕

-StopGrant〔S1，停允许〕

-SuspendtoRAM〔S3，挂起到RAM〕

-SuspendtoDisk〔S4，挂起到磁盘〕

-Soft-off〔S5，软件关〕具有APIC缓冲管理支持82801AA〔ICH〕和82801BA〔ICH2〕两种芯片的桥电路82801BA〔ICH2〕芯片支持PCI2.2规范集成了LAN〔局域网〕控制器集成了IDE控制器,支持UltraATA/100/66/33集成了USB控制器，符合USB1.1规范为音频和编码解码器设置的AC’97链接集成了中断控制器基于82C54的时钟拥有256字节电池供电的CMOSSRAM，硬件实现世纪变换有两个级联的8237DMA控制器，支持PC/PCI和LPCDMA允许衔接像SuperI/O那样的传统的ISA和X总线设备经过可选的外接PCI-ISA桥来支持ISA总线Pentium中断系统硬件构造82801BA82815EPPII/IIICPUPCIINTAINTA中断类型号CPU总线INTR主8259A从8259AIRQ内部逻辑两个INTA#PentiumII微处置器1.特点PentiumPro中心+MMX双独立总线构造

后端总线衔接到L2Cache上

前端总线FSB主要担任主存储器的信息传送操作自创了RISC技术来实现传统的x86指令系统

每一条x86操作都转换成简单的微操作采用动态执行技术和存放器重命名技术采用了最新的Slot1接口规范2.动态执行技术多路分支预测

允许程序的几个分支流向同时在处置器中执行数据流分析

处置器分析几条指令的数据相关性和资源可用性

以优化的执行顺序高效地处置这些指令推测执行

尽量坚持多端口、多功能的执行部件一直为“忙〞PentiumII的内部构造L2Cache后端总线主存前端总线总线接口单元BIUL1数据Cache16KBL1代码Cache16KB指令预取单元IFU分支目的缓冲器BTB存储器排序缓冲器MOBx86指令译码器译码器0译码器1译码器2存放器别名表RAT指令重排缓冲器ROB保管站RS端口4微指令序列器MIS存储数据单元端口3存储地址单元端口2加载地址单元端口1MMX移位器MMXALU简单整数单元转移执行单元端口0MMXALUMMX乘法器复杂整数单元复杂浮点单元简单浮点单元结果总线PentiumII的控制存放器物理地址扩展页全局允许性能计数器允许PGEPCE83176543210MCEPAEPSEDETSDVMEPVI保管，缺省为全0CR4311211430PWTPCD页目录基地址存放器CR3页缺点线性地址存放器CR2310保留CR1WP3130291817165