计算机组成原理复习提纲课件

计算机组成原理成绩及考核方式考核方式：期末考试，笔试，闭卷，时间120分钟。成绩构成：期末成绩占70%平时成绩占15%实验成绩占15%第一章计算机系统概论计算机硬件组成存储器、CPU、输入输出设备计算机软件组成系统程序、应用程序1、冯.诺依曼型计算机的主要设计思想2.指令和数据在计算机中怎么区分第二章运算方法和运算器本章要求：IEEE754标准；四种基本码制：原码、补码、反码、移码四种码制的表示，定义；

真值、四种码制相互转换；四种码制的边界值（最大值、最小值和零）：整数、小数；补码的加减运算及溢出检测方法（变形补码方式）；定点运算器74181、74182浮点加减法运算步骤，数的规格化表示（原码、补码）。浮点数IEEE754标准：真值←→存储形式

x=

(-1)s

(1.Ｍ)2Ｅ－127

e=Ｅ–127一个规格化的32位浮点数ｘ的真值为：

SEM31302322032位浮点数格式：【例】若浮点数x的二进制存储格式为(41360000)16，求其32位浮点数的十进制值。【解】：将x展开成二进制：

0100,0001,0011,0110,0000,0000,0000,0000

数符：0

阶码：1000,0010

尾数：011,0110,0000,0000,0000,0000

指数e＝阶码－127＝10000010－01111111＝00000011=(3)10

包括隐藏位1的尾数：1.M＝1.01101100000000000000000＝1.011011

于是有x＝(－1)s×1.M×2e

＝＋(1.011011)×23＝＋1011.011＝(11.375)10移码、补码和真值之间的关系真值（十进制）真值（二进制）[x]补（补码）[x]移（移码）-128-1000,00001000,00000000,0000-127-0111,11111000,00010000,0001…………-1-0000,00011111,11110111,111100000,00000000,00001000,000010000,00010000,00011000,0001………1270111,11110111,11111111,1111定点加法、减法运算本节要求：掌握补码加减法的基本公式；熟练掌握溢出及检测方法（双符号位，变形补码）；

•任何小于1的正数：两个符号位都是“0”，即00.x1x2...xn;•任何大于-1的负数：两个符号位都是“1”，即11.x1x2…xn

Sf1Sf2＝00结果为正数，无溢出01结果正溢10结果负溢11结果为负数，无溢出课堂练习已知x=-0.01111,y=+0.11001,求[x]补，[-x]补，[y]补，[-y]补，x+y，x-y，并判断是否溢出，若溢出，指出是上溢还是下溢。

【解】：[x]原=1.01111，[x]补=1.10001，[-x]补=0.01111[y]原=0.11001，[y]补=0.11001，[-y]补=1.00111用双符号位运算并判断[x]补+[y]补=11.10001+00.11001=00.01010

即x+y=+0.0101[x]补+[-y]补=11.10001+11.00111=10.11000

溢出，下溢

完成浮点加减运算的操作过程：(1)0操作数的检查；(2)比较阶码大小并完成对阶；(3)尾数进行加或减运算；(4)结果规格化。(5)舍入处理。(6)溢出处理。二进制原码的规格化数的形式：

正数0.1xxxxxx负数1.1xxxxxx补码尾数的规格化的形式：尾数的最高位与符号位相反正数

0.1xxxxxx负数

1.0xxxxxx第三章存储系统本章要求：1.存储系统组成Cache、主存、外存主存性能指标容量、带宽等2.SRAM基本原理存储芯片的选取，地址线，数据位，地址范围等3.ROM、RAM组成系统存储器4.高速存储器双端口存储器、交叉存储器5.Cache存储器功能，命中率，效率，等效访问时间，地址映射方式。存储器应用举例CPU的地址总线16根(A15—A0，A0为低位)；双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有：

MREQ，R/W。主存地址空间分配如下：

0—8191为系统程序区，由只读存储芯片组成；

8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。

现有如下存储器芯片：

EPROM：8K×8位(控制端仅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.【解】：(1)主存地址空间分布如图所示。16根地址线寻址——64K0000~FFFFH(65535)EPROM：8K×8位SRAM：16K×1位，2K×8位，4K×8位，8K×8位.00001FFF20007FFFF800FFFF63488请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3∶8译码器74LS138)与CPU的连接，说明选哪些存储器芯片，选多少片。地址空间分配表A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM00000000000000000001111111111111RAM00100000000000000011111111111111RAM01000000000000000101111111111111RAM01100000000000000111111111111111RAM11111000000000001111111111111111(2)连接电路片内寻址：8K芯片——片内13根A12~A02K芯片——片内11根A10~A0片间寻址：前32KA15A14A13

000001

010011最后2K111加A12A11

1100001FFF20003FFF60007FFFF800FFFF40005FFF63488ABCY0Y1Y2Y3Y7。。。。。MREQA0A12A0A12A0A12A0A12A0A10CSCSCSCSCSR/WR/WR/WR/W【例】已知cache/主存系统效率为85%，平均访问时间为60ns，cache响应时间为主存的20%，求主存储器周期是多少？cache命中率是多少？【解】：已知tc/ta=85%，ta=60ns故tc=51ns而tc=20%tm，因此tm=255ns而ta=htc+(1-h)tmh=(tm-ta)/(tm-tc)=195ns/204ns=95.6%【例】CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。【解】先求出命中率及倍率：

cache/主存系统的效率：平均访问时间：

或第四章指令系统本章要求：1.按指令复杂度分：精简指令系统计算机（RISC）、复杂指令系统计算机（CISC）。2.指令格式操作码字段和地址码字段3.指令的寻址方式顺序、跳跃4.操作数的寻址方式寻址方式特点、EA、最大寻址空间。5.综合分析【例】：一种二地址RS型指令的结构如下所示： OP—通用寄存器IX偏移量D6位4位1位2位16位其中I为间接寻址标志位，X为寻址模式字段，D为偏移量字段，通过I，X，D的组合，可构成下表所示的寻址方式。请写出6种寻址方式的名称。寻址方式举例寻址方式IX有效地址E算法说明（1）（2）（3）（4）（5）（6）000110000110110011E＝DE＝（PC）±DE＝（R2）±DE＝（R3）E＝（D）E＝（R1）±D

PC为程序计数器R2为变址寄存器

R1为基址寄存器解：（1）直接寻址（6）基址寻址（2）相对地址（3）变址寻址（4）寄存器间接寻址（5）间接寻址【例】某微机指令格式如下所示：

15109870OPXD

格式中D为位移量，X为寻址方式特征值：X=00,直接寻址；X=01,用变址寄存器RI进行变址X=10,用基址寄存器RB进行寻址X=11,相对寻址设（PC）=2000H，（RI）=0150H,(RB)=1889H，请确定如下指令的有效地址：

（1）4420H(2)2244H(3)73ABH(4)3566H(5)6723H

【解】：1）X=00,D=20H,有效地址EA=20H2)X=10,D=44H,有效地址EA=1889H+44H=18CDH3)X=11,D=ABH,有效地址EA=2000H+ABH=20ABH4)X=01,D=66H,有效地址EA=0150H+66H=01B6H5)X=11,D=23H,有效地址EA=2000H+23H=2023H15109870OPXD6位2位8位第五章中央处理器本章要求：1.CPU的组成运算器、控制器和CacheCPU主要寄存器

要求能看懂给出的CPU模型及分析其数据流向2.指令周期指令周期CPU周期（机器周期）时钟周期（T周期、节拍脉冲）典型指令周期（取指阶段和执行阶段），给定CPU模型能写出指令的执行流程。3.微程序控制器基本概念，微程序控制器组成，编码方式及分析计算。CPU的基本组成

由运算器、cache和控制器三大部分组成。●控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，功能。●运算器由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成，功能。●主要寄存器AC、PC、DR、AR、IR、PSW、通用寄存器等，名称功能（用途）指令周期几个定义：指令周期：

CPU从内存取出一条指令并执行这条指令的时间总和。CPU周期：

又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。时钟周期：

通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。三者关系：一个指令周期包含若干个CPU周期，一个CPU周期的功能由多个时钟周期来完成。一般而言，一个指令周期最少包含两个CPU周期。双总线结构机器的数据通路IRPCARDRR0R1R2R3MXYA总线B总线IRiIRoPCiPCoDRiDRoR0iR0oR3iR3oARiR/WXiYi+-GALU执行：PC→AR相应的微操作控制信号：PCO，G，ARiALUO微命令和微操作

控制部件与执行部件通过控制线和反馈信息进行联系。

微命令控制部件通过控制线向执行部件发出的各种控制命令。

微操作执行部件接受微命令后所进行的操作。在执行部件中是最基本的操作。其操作可以分为相容性或相斥性两种。

相容性的微操作是指在同时或同一个CPU周期内可以并行执行的微操作。

相斥性的微操作是指不能在同时或不能在同一个CPU周期内并行执行的微操作。

状态测试控制部件与执行部件之间的另一种联系是反馈信息。执行部件通过反馈线向控制部件反映操作情况，以便使控制部件根据执行部件的“状态”来下达新的微命令，这也叫做“状态测试”。简单运算器模型

其中ALU为算术逻辑单元，R1，R2，R3为三个寄存器。三个寄存器的内容都可以通过多路开关从ALU的X输入端或Y输入端送至ALU。而ALU的输出可以送往任何一个寄存器或同时送往R1，R2，R3三个寄存器。

在给定的数据通路中，多路开关的每个控制门仅是一个常闭的开关，它的一个输入端代表来自寄存器的信息，而另一个输入端则作为操作控制端。一旦两个输入端都有输入信号时，它才产生一个输出信号。从而在控制线能起作用的一个时间宽度中来控制信息在部件中流动。相斥性操作：（+，-，M）（4，6，8）（5，7，9）相容性操作：（1，2，3）（4，5）…（8，9）等微程序控制器原理框图

它主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成。

微命令编码，就是对微指令中的操作控制字段采用的表示方法。通常有以下三种方法：

1.直接表示法

其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。

2.编码表示法编码表示法是把一组相斥性的微命令信号组成一个小组(即一个字段)，然后通过小组(字段）译码器对每一个微命令信号进行译码，译码输出作为操作控制信号。注意：每个组（字段）最少要留出一个代码表示本段不发微命令。3.混合表示法这种方法是把直接表示法与字段编码法混合使用，以便能综合考虑指令字长、灵活性、执行微程序速度等方面的要求。【例】微地址寄存器有6位(μA5-μA0)，当需要修改其内容时，可通过某一位触发器的强置端S将其置“1”。现有三种情况：(1)执行“取指”微指令后，微程序按IR的OP字段(IR3-IR0)进行16路分支；(2)执行条件转移指令微程序时，按进位标志CF的状态进行2路分支；(3)执行控制台指令微程序时，按IR4，IR5的状态进行4