数字电子技术基础(Liu)-Chapter4-触发器

教材：数字电子技术基础（第四版）

周良权方向乔第四章触发器授课人刘学柱职称副教授1基本RS触发器第4章集成触发器触发器的综合应用举例同步触发器时钟脉冲边沿触发的触发器T触发器和T’触发器2本章教学基本要求

要知道：触发器的工作特点、基本RS触发器功能，同步触发器特点，脉冲边沿触发器工作特点，T和T’触发器的功能。

会画出：与非门、或非门组成基本RS触发器的电路及逻辑符号图，上升边沿触发的D触发器、下边沿触发的JK触发器和逻辑符号图及其输出波形图，用JK和D触发器构成T’触发器的连线图。

会写出：RS触发器、D触发器、JK触发器的状态方程式。

会背出：JK触发器的输出Q的次态在CP下降沿作用下与输入JK状态的关系。

会使用：集成触发器直接置位、复位端SD、RD和的状态在各种情况下的设置方法。SD、RD3

概述

在数字电路系统中，经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。时序逻辑电路的特点是：输出状态不仅取决于当时的输入信号状态，而且还与原输出状态有关。电路结构上存在反馈，使时序逻辑电路具有记忆功能，即在输入信号作用撤消后，能保持在输入信号作用时所具有的输出状态。4概述一、触发器的基本特性1.有两个稳定的状态(0、1)，以用来存储内容；2.能够接收、保存和输出信号。二、现态和次态1.现态：触发器接收输入信号之前的状态。2.次态：触发器接收输入信号之后的状态。三、分类在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储1位二进制信息。

1.按有无动作的统一时间节拍（时钟脉冲CP）来分:有基本触发器（无时钟触发器）和时钟触发器。2.按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。3.按逻辑功能来分:有RS

触发器、D

触发器、JK

触发器、T

触发器、T’触发器。54.1基本触发器G24.1.1由与非门组成一、电路及符号QG1R&&SQQQRSRSQ=0Q=10态Q=1Q=01态10010110620160525G2QG1R&&SQ二、工作原理Q=Q“保持”1001Q=0Q=10态“置0”或“复位”(Reset)0110Q=1Q=01态“置1”或“置位”(Set)Q和Q均为UHR

先撤消：1态S

先撤消：0态信号同时撤消：状态不定

(随机)7【理解并掌握】简化波形图状态翻转过程需要一定的延迟时间,如10，延迟时间为tPHL；

01，延迟时间为tPLH。实际中翻转延迟时间相对于脉冲的宽度和周期很小，故可视为0。QG1R&&SQ设触发器初始状态为0：QQSRQQ信号同时撤消,出现不确定状态信号不同时撤消，状态确定8【理解并掌握】三、现态、次态、特性表和特性方程1.现态和次态现态Qn：触发器接收输入信号之前的状态。次态Qn+1：触发器接收输入信号之后的新状态。2.特性表和特性方程RSQnQ

n+1000001010011100101110111011100不用不用特性表简化特性表RSQ

n+100011011Q

n保持1置10置0不用失效Q

n+1011100特性方程Q

n+1=S+RQ

n9[例]QQ104.1.2由或非门组成一、电路及符号QQSRSR二、工作原理“保持”“置0”“置1”“失效”若高电平同时撤消，则状态不定。G2QG1RSQ>1>11120160529

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)R=1，S

=01010QQ.G1.G2RS≥1≥112设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当R=1，

S=0时，

将使触发器置“0”或称为复位。QQ.G1.G2RS≥1≥1R=1，S

=01301设原态为“0”态011100翻转为“1”态(2)R=0，S=1QQ.G1.G2RS≥1≥114设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当R=0，

S=1时，

将使触发器置“1”或称为置位。QQ.G1.G2RS≥1≥1R=0，S=11500设原态为“0”态010011保持为“0”态(3)R=0，S

=0QQ.G1≥1.≥1G2RS16设原态为“1”态0010001触发器保持“1”态不变1

当R=0，

S=0时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1.G2RS≥1≥1R=0，S

=0170000110001若G1先翻转，则触发器为“1”态“0”态(4)R=1，S=1

当信号R=S=1同时变为0时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1.G2RS01若先翻转≥1≥118SRQQ三、特性表和特性方程RSQ

n+100011011Q

n保持置

1置

0失效10禁用G2QG1RSQ>1>1波形图特性表（下页说明）19【理解】（或非门）基本RS

触发器特性表逻辑符号R

(ResetDirect)-直接置“0”端(复位端)S(SetDirect)-直接置“1”端(置位端)QQRSRSQ100置0011置100不变保持11同时变0后不确定功能高电平有效输入都是无效信号，输出保持不变输入不同信号，输出与S端相同输入都是有效信号，输出不定20SRQn100Q

n+1=S+RQ

n约束条件2.次态卡诺图3.特性方程21四、【总结】“与非门”、“或非门”构成的基本RS触发器主要特点1.优点：结构简单，具有置0、置1、保持功能。2.问题：（1）输入电平直接控制输出状态，使用不便，抗干扰能力差；（2）R、S之间须有约束。22例1：用RS触发器构成无抖动开关（P129Fig4.1.5）4.1.3应用实例

在机械开关扳动或按动过程中,一般都存在接触抖动,在几十毫秒的时间里连续产生多个脉冲,如图(a)、(b)所示。这在数字系统中会造成电路的误动作。为了克服电压抖动，可在电源和输出端之间接入一个基本RS触发器，在开关动作时，使输出产生一次性的阶跃，如图（c）、（d）所示，这种无抖动开头称为逻辑开关。若将开关S来回扳动一次，即可在输出端Q得到无抖动的负的单拍脉冲。如图（c）输出端的波形。23例2：用基本RS触发器构成水位控制电路（P130Fig4.1.9）

如图所示是一个水位自动控制电路。水箱中放入两个探测水位的电极Ea和Eb，分别对应水位a和b的位置。控制电路由基本RS触发器（G2、G3）输入信号引导电路（G1、R1、R2、R3、R4、C1、C2）和继电器驱动电路（KA、T、R5、C3、D）构成。电容C1、C2、C3在电路中起去耦抗干扰作用。R5为T的基极限流电阻。R1~R4为门电路G1、G3输入端限流电阻。

两电极Ea、Eb在不同时入水的情况下应有足够大的绝缘电阻。三极管T选用3DG130作为继电器KA线圈电流驱动电路，二极管D构成KA断电瞬间的续流回路，防止出现过高的感应电压。24工作原理如右：

（1）当水位低于a时，Ea、Eb均不在水中，门G1、G3入端由电源Vcc经电阻R3、R4确定，为高电平。门G3入端R=1，门G1出端S=0，基本RS触发器输出端Q置1，三极管T导通，继电器线圈有电流，其常开触点闭合，通过接触器使电动机运转，水泵向水箱注水。

（2）当水位高于a低于b时，Ea在水中，使G1入端为低电平，S变为1，Eb仍然为高阻，R仍为1，Q的状态不变，仍为1，水泵继续往水箱中注水。

这种情况下如因用户用水使水位低于b高于a，又会出现S=R=1的情况，Q保持0不变，仍然不往水箱中注水，待水位降到a以下，再重新启动电机进行注水。

（3）当水位高于b时，Ea、Eb均在水中，使R=0、S=1，Q为0，三极管T截止，KA断电，其触点断开电动机停止运转，水泵停止注水。25【补充】

常用集成基本触发器一、CMOS集成基本触发器1.由与非门组成：CC4044&&1TGQ11三态RS锁存触发器特性表RSENQ

n+1

注0Z高阻态001011101111Q

n保持置

1

置

0不允许10不用内含4个基本RS触发器2.由或非门组成：CC4043(略)+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q48167427974LS279R1S11S12R2S2R3S31S32R4S4––––––––––26二、TTL集成基本触发器74279、74LS279QR&&SQR&&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q48167427974LS279R1S11S12R2S2R3S31S32R4S4––––––––––274.2同步触发器同步触发器：触发器的工作状态不仅受输入端(R、S)控制，而且还受时钟脉冲(CP)的控制。CP(ClockPulse):等周期、等幅的脉冲串。

基本RS触发器：S—直接置位端；R—直接复位端。(不受CP控制)同步触发器：同步

RS

触发器同步D触发器4.2.1同步RS触发器P130

2820160605一、电路组成及工作原理1.电路及逻辑符号QG1R&&SQG3R&&SG2G4CP曾用符号QQRSRSCPCP国标符号QQRSRSCPC12.工作原理当CP=0保持当CP=1与基本RS触发器功能相同29【理解并掌握】时钟触发器逻辑功能的表示方法除使用真值表（特性表）、符号图、时序图（波形图）以外，还用特性方法、状态转换图（或转换表）来表示。3.逻辑功能分析分析电路可知，在CP=0期间，触发器不动作。在CP=1期间，R

和S

端的信号经倒相后被引导到基本RS触发器的输入端端和端。在CP

作用下，新状态是输入信号R和S及原状态的函数，即=F(R,S,)01111输入端全为1的基本RS触发器输入状态保持不变.30(1)真值表同步RS

触发器的真值表如表所示。其功能与基本RS触发器相同，但只能在CP=1到来时状态才能翻转。

输入

SR

初态

次态

功能说明00000101

保持01010100

置010100111

置1111101

不定不定

失效（禁用状态）同步RS触发器的真值表31是指不允许将R和S同时取为1，所以称为约束条件。（3）状态转换图将触发器两个稳态0和1用两个圆圈表示，用箭头表示由现态到次态的转换方向，在箭头旁边用文字符号及其相应信号表示实现转换所必备的输入条件，这种图称为状态转换图。(2)卡诺图与特性方程（约束条件）

将作为输出变量,把S、R和作为输入变量填入卡诺图，经化简得特性方程32【理解并掌握】4、同步RS触发器的空翻问题P133给时序逻辑电路加时钟脉冲的目的是统一电路动作的节拍。对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而同步RS触发器在一个时钟脉冲作用下，触发器的状态可能发生两次或两次以上的翻转，这种现象称为空翻。出现空翻现象有以下两种情况：（1）在CP=1期间，如果输入端的信号R和S再有变化，可能引起输出端Q翻转两次或两次以上。如图所示，保证在CP=1期间只变化一次，则要求在CP=1期间不允许R和S的输入信号发生变化。3301010001111（2）当同步RS触发器接成计数状态时，容易发生空翻。

设Q=0，当CP=1脉冲到来时，G4输出0，G2输出1，Q由0变为1。如果CP=1继续保持，G3输出0，引起由0变以1，而Q由1变以0。此时出现空翻。341.特性表：CPRSQnQn+1注0Qn保持10

0010

0110

1010

1111

0011

0111101111011100不用不用保持置1置0失效2.特性方程:约束条件CP=1期间有效3.主要特点(1)时钟电平控制CP=1期间接受输入信号；CP=0期间输出保持不变。（抗干扰能力有所增强）(2)RS之间有约束同步RS小结(3)CP=1期间，同步RS触发器接成计数状态时，容易发生空翻。35【掌握】4.2.2同步D触发器P133

一、电路组成及工作原理QG1R&&SQG3R&&SG2G4CP1D（CP=1期间有效）简化电路：省掉反相器。二、主要特点1.时钟电平控制，无约束问题；2.CP=1时跟随。下降沿到来时锁存36【补充】三、集成同步D触发器1.TTL74LS375CPDQG1QG3R&&SG2G41>1>1G5RS+VCC74LS3751D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q114791215236510111413Q1Q1Q2Q2Q3Q3Q4Q4––––D1CP1、2D2D3CP3、4D4816372.CMOS：CC4042CDG1QG3G2G41TGQTG111CG5G6CP11=1POL0CPCPCPCP1CPCPCP=1保持CP=0DCP=1DCP=0保持当POL=1CP下降沿锁存信号当POL=0

CP上升沿锁存信号38+VCCD0D1D2D3CPPOLQ0Q0Q1Q1Q2Q2Q3Q347131456329101211151Q0Q0Q1Q1Q2Q2Q3Q3––––D0D1D2D3CPPOL816VSSCC4042D

CP

POLQnQn+1注010011011111000100100

10101010101保持接收接收保持特性表真值表D

CPPOLQ注

D

00

D

0D11

D

1D锁存D锁存接收CP上升沿锁存接收CP下降沿锁存394.3边沿触发器4.3.1主从型CMOS边沿D触发器一、电路组成及工作原理QMQMCPRSQQS

C1

RR

SC1111DG7CPQ&&QG3&&DG2G4&&&&G6G81G1G511QMQM从主曾用符号国标符号QQCPC11D

D

QQCPC11D

D

QQ1.电路组成及逻辑符号40【理解】2.工作原理(1)接收信号：CP=1主触发器接收输入信号主触发器跟随D变化(2)输出信号：CP=0主触发器保持不变；从触发器由CP到来之前的

QnM

确定。QMQMCPRSQQS

C1

RR

SC1111D从主即：下降沿时刻有效413.异步输入端的作用P136G7CPQ&&QG3&&DG2G4&&&&G6G81G1G511D—同步输入端受时钟

CP

同步控制SDRD—异步输入端不受时钟CP

控制10直接置位端直接复位端异步置位端异步复位端国标符号曾用符号SDDCPRD––QQ111010100100110111–

–SDRDDCPQQ424.波形QQCPC11D

D

触发器的初始0状态可利用异步复位端接低电平实现43波形变化特点，可参照P137例题4.3.1及其图4.3.2学习【补充】集成边沿D触发器1.CMOS边沿D

触发器CC4013(双D触发器)符号引出端功能Q1Q1VDD

SD1

CP1

SD2

CP2

D1

RD1D2

RD2Q2Q2VSS6534891110121312147特性表CPDRDSDQn+1注

0

00

100000

1

10

1

101Qn10不用同步置0同步置1保持(无效)异步置1异步置0不允许CP上升沿触发QQCPC11DD

S

RSD

RD442.TTL边沿D

触发器7474(双D触发器)符号引出端功能特性表CPDRDSDQn+1注

0

11

111110

1

1

0

1

101Qn01不用同步置0同步置1保持(无效)异步置0异步置1不允许Q1Q1VCC

SD1

CP1

SD2

CP2

D1

RD1D2

RD2Q2Q2地4231101211135698147

–

–

––––

3.主要特点

CP的上升沿(正边沿)或下降沿(负边沿)触发；

抗干扰能力极强；

只有置1、置0功能。QQCPC11DD

S

RSD

RD454.3.2边沿JK触发器（下降沿or负边沿）CP下降沿有效“一次翻转”，克服“空翻”问题20160607【理解并掌握】RS：存在约束条件“RS=0”

CP=1期间，存在“空翻”存在“失效”→“不定”D型：存在“空翻”4.3.2边沿JK触发器（下降沿or负边沿）一、电路组成及符号二、工作原理QMQMCPRSQQS

C1

RR

SC1111D>1>1&JK冗余项国标符号QQCPC11JIKJ

KQQCPCPJKJ

K曾用符号CP下降沿有效47大家也可对比参照P138图4.3.3逻辑图，及P139工作原理（动作特点）分析JKQnRDSDCPQn+1功能说明00

00000

10001

00001

100100001010011

00011

10001001110保持同步置0同步置1翻转00010001不变01101110不用异步置1异步置0不允许JK触发器工作特性表48JK触发器简化特性表JK触发器波形图【举例】已知JK-FF电路和其输入波形，试画出输出Q端的波形JK触发器状态转换图【补充】

集成边沿JK触发器1.CMOS边沿JK

触发器CC4027国标符号曾用符号QQCPC1

1JIKJ

KS

RSD

RDQQCPCPJKJ

KSD

RDSD

RD引出端功能JK触发器工作特性表Q1Q1VDD

J1

K1SD2CP2RD2SD1

CP1

RD1J2K2Q2Q2VSS76354910131112121514168502.TTL边沿JK

触发器

CP下降沿触发

异步复位端RD、异步置位端SD

均为低电平有效74LS112(双JK触发器)3.主要特点

CP的上升沿或下降沿触发；

抗干扰能力极强，工作速度很高，在触发沿瞬间，按的规定更新状态；功能齐全(保持、置1、置0、翻转)，使用方便。51设输出端初态为0QJ=K=0保持J=K=1翻转52【理解】4.波形图4.3.3边沿触发器功能分类、功能表示方法及转换一、边沿触发器功能分类定义在CP作用下，J、K取值不同时，具有保持、置0、置1、翻转功能的电路，都叫做JK型时钟触发器。1.JK型触发器符号特性表JKQ

n+1功能00

00

1011Q

n01保持置0置1翻转特性方程CP下降沿时刻有效QQCPC11JIKJ

KQ

n53【理解并掌握】2.D型触发器符号特性表特性方程CP上升沿时刻有效QQCPC11DD

DQ

n+1功能001

1置0置1定义在CP作用下，D取值不同时，具有置0、置1功能的电路，都叫做D型时钟触发器。543.T

型触发器QQCPC11TT

TQ

n+1功能0

Q

n1

Q

n保持翻转CP下降沿时刻有效4.T

’

型触发器QQCPC1Q

n

Q

n+1功能011

0翻转

CP下降沿时刻有效

在CP作用下，当T=0时保持状态不变，T=1时状态翻转的电路，叫T型时钟触发器。每来一个CP就翻转一次的电路叫T’型时钟触发器.55T和T’触发器的逻辑功能

T和T’触发器是一种可控翻转触发器，广泛应用各类集成计数电路（同/异步，加/减法）。在CP的作用下，根据输入信号T情况的不同，决定触发器是否翻转。当T=0时，CP作用沿到来触发器并不翻转，保持原状态；当T=1时，CP作用沿到来，触发器将发生翻转。

T’触发器，CP作用沿到来时，其状态一定发生翻转，所以其功能就是令T=1的T触发器。T和T’触发器无独立产品。关于T和T’触发器几点说明：56用JK、D触发器转换实现T和T’触发器输入为T输入全为1

由JK

触发器构成的T,T’触发器

用D

触发器构成的T,T’

触发器57【理解并掌握】二、边沿触发器逻辑功能表示方法1.

特性表、卡诺图、特性方程特性表、卡诺图、特性方程、状态图和时序图。(1)特性表(真值表)DQ

n+1功能00置01

1置1JKQ

nQ

n+1功能000001Q

n保持

01

0

101

0置0

10

1

0011置1111101

Q

n翻转58(2)卡诺图D触发器：单变量的函数，其卡诺图无意义。JK触发器：10011100Qn+1QnJK0100011110(3)特性方程D触发器：JK触发器：59【掌握】2.状态图和时序图(1)状态图D触发器：01D

=

0D

=

1D

=

1D

=

0JK触发器:01J

=

0K

=

J

=

1，K

=

J

=

K=

0

J

=

，K

=

1

60【掌握】(2)时序图D触发器：

特点：表述了CP对输入和触发器状态在时间上的对应关系和控制或触发作用。CP上升沿触发JK触发器：CP下降沿触发61【掌握】三、边沿触发器逻辑功能表示方法间的转换1.特性表卡诺图、特性方程、状态图和时序图Qn+1QnJK0100011110JKQ

n+1功能00Q

n保持

0

10置0

1

01置111Q

n翻转0100111001

0/1

/

0/

1

/(1)特性表

卡诺图、状态图(2)特性表

特性方程向时序图的转换(略)622.状态图特性表、卡诺图、特性方程和时序图01

0/1

/

0/

1

/

00/

01/10

/11

/00/

10/

01

/11

/JKQ

nQ

n+1Qn+1QnJK01000111100000010101010

101

0000101

0011111111101101063状态图

时序图[例4.3.1]

已知CP、J、K波形，画输出波形。假设初始状态为0。CPJK01

00/

01/10

/11

/01

/11

/00/

10/

1001110000Q010011644.5触发器的综合应用--举例一、触摸式密码电子锁电路触摸式密码电子锁电路图门锁结构示意图65二、8位抢答电路66【补充-认知】

触发器的电气特性静态特性一、CMOS触发器

由于CMOS触发器的输入、输出以CMOS反相器作为缓冲级，故特性与CMOS反相器相同，不赘述。二、TTL触发器与TTL反相器相同，不赘述。6720160608动态特性一、输入信号的建立时间和保持时间1.建立时间

tset指要求触发器输入信号先于

CP

信号的时间。2.保持时间

th

指保证触发器可靠翻转，

CP

到来后输入信号需保持的时间。边沿

D

触发器的tset和th均在10ns左右。CPD010101≥≥≥≥68二、时钟触发器的传输延迟时间

指从

CP

触发沿到达开始，到输出端Q、Q

完成状态改变所经历的时间。1.tPHL为输出端由高电平变为低电平的传输延迟时间。TTL边沿

D

触发器7474，tPHL≥40ns。2.tPLH为输出端由低电平变为高电平的传输延迟时间。7474，≤25ns。三、时钟触发器的最高时钟频率fmax

由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。7474，fmax

≥15MHz。69触发器的选择和使用

各种触发器具有不同的逻辑功能，即使功能相同，不同系列的触发器在结构、性能等方面也有差异，在使用中注意处理好一些实际问题，综述如下：基本RS触发器及其性质是触发器电路的基础。同步RS触发器，在基本RS触发器的基础上加入时钟脉冲，缺点是有空翻现象。实用的集成时钟触发器分为主从型、边沿型和主从边沿型。同步触发器有空翻现象，只能用在脉冲高或低有效电平作用期间输入信号不变的场合。70【掌握】

边沿触发方式分上升、下降沿触发，无空翻，抗干扰能力强，但使用这种触发器时，对时钟脉冲的边沿要求严格。时间不能长，防止电路无法正常工作。主从触发器也无空翻，但采取双拍工作方式，主触发器可能误动作，抗干扰能力依然较弱，由于电路实际上存在延迟时间，所以，时钟输入和信号输入在作用时间上应当很好配合，否则就不能可靠地工作。要求信号输入在CP有效作用沿前、后各有一段时间保持不变。在选用时根据需要从速度、功耗、功能、触发方式等方面考虑。设置直接置0、置1为使用触发器提供了方便。71

本章小结触发器构成数字系统的基本逻辑单元，具有记忆功能，用于构成时序逻辑电路。触发器有两个基本特性：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。72【掌握】10Qn+110DQn+1=

DQnQnQn+110T不定01

QnQn+111011000SRQn+1=S

+

RQnRS

=

0(约束条件)Qn10

QnQn+111011000KJQn+1=JQn+

KQn只有CP输入端，无数据输入端。来一个CP翻转一次Qn+1=

QnD

触发器T

触发器RS

触发器JK

触发器T′触发器触发器根据逻辑功能不同分为73不同触发方式的工作特点

正电平触发式触发器的状态在CP=1期间翻转，在CP=0期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。主从触发器由分别工作在时钟脉冲CP不同时段的主触发器和从触发器构成，通常只能在CP下降沿时刻状态发生翻转，而在CP其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍有限制。

74分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。边沿触发器只能在CP上升沿(或下降沿)时刻接收输入信号，其状态只能在CP上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。

75习题1.画出Q0Y1Y2的波形。(设初态为0)Q0Q0CPC1K1J&≥1Y1Y2CPQ0Y1Y2Q0762.画出Q0D的波形。(设初态为0)Q0Q0CPC1D&ADCPQ0DA773.画出Q

的波形。(设初态为0)CPJQQQCPC11K1JRJ&0784.画出Q0Q1的波形。(设初态为0)Q0Q0CP1C1DRQ1Q1CP2C1DR11Q0CP1CP2Q179本章要求1.掌握基本触发器的电路结构、工作原理；2.掌握边沿触发器的逻辑功能、动作特点、特性方程；3.掌握触发器逻辑功能的转换；4.掌握由边沿触发器构成的电路分析及工作波形绘制。801、电路结构及符号

包含主触发器和从触发器两大部分及其控制门，传输门由两个互补的信号C和非C控制。D为数据输入端，Q和非Q为输出端。SD、RD为异步直接置位（置1）和复位（置0）端。所谓异步是复位和置位时不受时钟脉冲CP的控制。同步D

触发器后续为补充附注812、工作原理和逻辑功能分析（1）异步复位和置位功能

无论CP处于何种状态SD=1，RD=0SD=0，RD=1只有RD=SD=0时，才能使CP、D产生逻辑功能。两个输出端和SD、RD构成或非门基本RS触发器。82（2）D和CP的触发作用

分析RD=SD=0时，D触发器的工作情况。

CP=0时，C=0，TG1、TG4导通，TG2、TG3截止，主、从触发器之间由TG3隔离，使信号锁存于主触发器；从触发器通过TG4闭环反馈自锁，保持原来Q的状态。RD=SD=0时，83CP=1时，C=1，TG1、TG4截止，TG2、TG3导通，输入通道被封锁，主触发器通过TG2保持CP上升沿到来前的一瞬间所接收的D信号，而从触发器Q的状态根据Z1的状态变化而变化。它具有边沿触发器的特性，故称为主从型边沿D触发器。主从触发器由互补的时钟脉冲分别控制两部分。843、D触发器逻辑功能的表示

D触发器具有置0，置1的功能。特性方程当CP上升沿触发85时钟信号CP输入D初态次态功能说明1000100置0与D同状态1110111置1与D同状态0×0101不动作保持初态Qn

D触发器的真值表和状态转换图864.3时钟脉冲边沿触发的触发器1、维持阻塞边沿D触发器电路结构和逻辑符号87各组成部分的功能输入端D,为异步置位端，为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。88SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出