数字电路的基础知识

第1章数字电路的基础知识1.1数字电路的基础知识1.2基本逻辑关系1.3逻辑代数及运算规则1.4逻辑函数的表示法1.5逻辑函数的化简1.1数字电路的基础知识

数字信号和模拟信号电子电路中的信号模拟信号数字信号幅度随时间连续变化的信号例：正弦波信号、锯齿波信号等。幅度不随时间连续变化,而是跳跃变化计算机中,时间和幅度都不连续,称为离散变量模拟信号tV(t)tV(t)数字信号高电平低电平上跳沿引言下跳沿模拟电路与数字电路的区别1、工作任务不同：

模拟电路研究的是输出与输入信号之间的大小、相位、失真等方面的关系；数字电路主要研究的是输出与输入间的逻辑关系（因果关系）。

模拟电路中的三极管工作在线性放大区,是一个放大元件；数字电路中的三极管工作在饱和或截止状态,起开关作用。

因此，基本单元电路、分析方法及研究的范围均不同。2、三极管的工作状态不同：模拟电路研究的问题引言基本电路元件:基本模拟电路:晶体三极管场效应管集成运算放大器

信号放大及运算(信号放大、功率放大）信号处理（采样保持、电压比较、有源滤波）信号发生（正弦波发生器、三角波发生器、…）数字电路研究的问题基本电路元件引言基本数字电路逻辑门电路触发器

组合逻辑电路时序电路（寄存器、计数器、脉冲发生器、脉冲整形电路）

A/D转换器、D/A转换器基本逻辑关系与

(and)

或

(or)

非(not)1.2基本逻辑关系1.与逻辑关系UABY

真值表ABY000010100111规定:

开关合为逻辑“1”

开关断为逻辑“0”

灯亮为逻辑“1”

灯灭为逻辑“0”真值表特点:

任0则0,全1则1一、“与”逻辑关系和与门与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）。2.二极管组成的与门电路+5VVAVBVO输入输出电平对应表

(忽略二极管压降)VAVBVO

0.30.30.30.330.330.30.33330.3V=逻辑0,3V=逻辑1

此电路实现“与”逻辑关系与门符号:&ABY与逻辑运算规则—

逻辑乘3.与逻辑关系表示式Y=A•B=AB

与门符号:&ABY基本逻辑关系000010100111ABY与逻辑真值表0•0=00•1=01•0=01•1=1二、“或”逻辑关系和或门或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。1、“或”逻辑关系UABY000011101111ABY开关合为逻辑“1”，开关断为逻辑“0”；灯亮为逻辑“1”，灯灭为逻辑“0”

。设：特点:任1则1,全0则0真值表基本逻辑关系2、二极管组成的“或”门电路0.3V=逻辑0,3V=逻辑1此电路实现“或”逻辑关系。VAVBVO

0.30.30.30.33330.33333输入输出电平对应表(忽略二极管压降)000011101111VAVBVOR-5V基本逻辑关系或门符号:ABY≥1或逻辑运算规则—

逻辑加3.或逻辑关系表示式

Y=A＋B

或门符号:ABY≥1000011101111ABY或逻辑真值表基本逻辑关系0+0=00+1=11+0=11+1=1三、“非”逻辑关系与非门“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。特点:1则0,0则1真值表0110AYYRAU1、“非”逻辑关系基本逻辑关系2、非门电路--三极管反相器三极管反相器电路实现“非”逻辑关系。非门表示符号:1YA

输入输出电平对应表

VAVO

01(三极管截止)10(三极管饱和)+EcVAVORcR1基本逻辑关系非逻辑—逻辑反非逻辑真值表

AY0110

运算规则：

0＝11＝03.非逻辑关系表示式非逻辑关系表示式:

Y＝A四、基本逻辑关系的扩展

将基本逻辑门加以组合，可构成“与非”、“或非”、“异或”等门电路。1、与非门表示式：Y=AB

真值表

ABABY0001010110011110Y=ABC多个逻辑变量时:&ABY符号：2、或非门表示式：

Y=A+B

真值表

ABABY0001011010101110多个逻辑变量时:Y=A+B+CABY≥1符号：真值表特点:

相同则0,

不同则1

真值表

ABABABY000000110110011110003、异或门Y=AB=AB+AB表示式：=1ABY符号：用基本逻辑门组成异或门11&&≥1ABY=AB=AB+AB表示式：ABABABY=AB+AB异或门门电路是实现一定逻辑关系的电路。类型:与门、或门、非门、与非门、或非门、异或门……

。1、用二极管、三极管实现2、数字集成电路(大量使用)1)TTL集成门电路

2)MOS集成门电路实现方法:门电路小结门电路小结门电路符号表示式与门&ABYABY≥1或门非门1YAY=ABY=A+BY=A与非门&ABYY=AB或非门ABY≥1Y=A+B异或门=1ABYY=AB1.3逻辑代数及运算规则数字电路要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0和1。乘运算规则:加运算规则:1、逻辑代数基本运算规则非运算规则:0+0=0，0+1=1，1+0=1，1+1=10•0=00•1=01•0=01•1=1A＝AA•0=0A•1=AA•A=AA•A=00=11=0A+0=A，A+1=1，A+A=A，A+A=12.逻辑代数运算规律交换律:A+B=B+A

AB=BA结合律:A+B+C=(A+B)+C=A+(B+C)

ABC=(AB)C=A(BC)逻辑代数的基本运算规则逻辑代数的基本运算规则分配律:A(B+C)=AB+ACA+BC=(A+B)(A+C)求证:（分配律第2条）A+BC=(A+B)(A+C)证明:右边=(A+B)(A+C)=AA+AB+AC+BC;分配律=A+A(B+C)+BC;结合律,AA=A=A(1+B+C)+BC;结合律=A•1+BC;1+B+C=1=A+BC;A•1=1=左边吸收规则原变量吸收规则:反变量吸收规则:A+AB=A+BA+AB=A+B注:红色变量被吸收掉！A+AB=A+AB+AB=A+(A+A)B=A+1•B;A+A=1=A+BA+AB=A证明:逻辑代数的基本运算规则混合变量吸收规则:AB+AC+BC=AB+AC+(A+A)BC=AB+AC+ABC+ABC=AB(1+C)+AC(1+B)=AB+ACAB+AB=AAB+AC+BC=AB+AC证明:逻辑代数的基本运算规则反演定理（德摩根定理）A•B=A+B

A+B=A•B用真值表证明ABA•BA+B1110000110111110证明:逻辑代数的基本运算规则一、逻辑函数的表示方法四种表示方法Y=AB+AB逻辑代数式(逻辑表示式,逻辑函数式)11&&≥1ABY

逻辑电路图:卡诺图

将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。N个输入变量种组合。真值表：1.4逻辑函数的表示法真值表逻辑函数的表示方法ABY001011101110ABCY000000100100011010001011110111110110AY一输入变量，二种组合二输入变量，四种组合三输入变量，八种组合真值表（四输入变量）逻辑函数的表示方法ABCDY0000100010001010011101000010110110001111ABCDY1000110011101011011111001110111110111111四输入变量，16种组合

将真值表或逻辑函数式用一个特定的方格图表示，称为卡诺图。最小相:输入变量的每一种组合。卡诺图的画法：（二输入变量）逻辑函数的表示方法ABY001011101110AB01010111输出变量Y的值输入变量卡诺图卡诺图的画法（三输入变量）逻辑函数的表示方法逻辑相邻：相邻单元输入变量的取值只能有一位不同。0100011110

ABC00000111输入变量输出变量Y的值ABCY00000010010001101000101111011111ABCD0001111000011110四变量卡诺图函数取0、1均可，称为无所谓状态。只有一项不同四输入变量卡诺图有时为了方便，用二进制对应的十进制表示单元格的编号。单元格的值用函数式表示。F(A,B,C)=(1,2,4,7)ABC0001111001ABC十进制数00000011010201131004101511061117ABC00011110010

1

0

1

10

1

0

ABCD0001111000011110四变量卡诺图单元格的编号ABCD

000001000120010300114010050101601107011181000ABCD

91001101010111011121100131101141110151111

F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)二、逻辑函数四种表示方式的相互转换1、逻辑电路图逻辑代数式BABY=AB+ABABA1&AB&1≥1AB010101112、真值表卡诺图ABY001011101110二变量卡诺图四种表示方式的相互转换真值表3、真值表、卡诺图逻辑代数式方法:将真值表或卡诺图中为1的项相加,写成“与或式”。Y=AB+AB+AB

真值表

ABY001011101110AB01010111AB四种表示方式的相互转换此逻辑代数式并非是最简单的形式，实际上此真值表是与非门的真值表，其逻辑代数式为Y=AB因此，有一个化简问题。ABAB1.5逻辑函数的化简1.5.1利用逻辑代数的基本公式化简例1：反变量吸收提出AB=1提出AY=AB=AB+AB=A•A•B•B•A•B右边=A•A•B+B•A•B;AB=A+B=A•A•B+B•A•B;A=A=A•(A+B)+B•(A+B);AB=A+B=A•A+A•B+B•A+B•B;展开

=0+A•B+A•B+0=A•B+A•B=左边结论:异或门可以用4个与非门实现例2:证明异或门可以用4个与非门实现Y=AB=AB+AB=A•A•B•B•A•B&&&&ABY11&&≥1AB例3Y=ABC+ABC+ABC+ABC+ABC将化简为最简逻辑代数式。=AB(C+C)+ABC+AB(C+C)=AB+ABC+AB=(A+A)B+ABC=B+BAC;A+AB=A+B=B+AC；C+C=1Y=ABC+ABC+ABC+ABC+ABC例4将Y化简为最简逻辑代数式。

Y=AB+(A+B)CD解：Y=AB+(A+B)CD=AB+(A+B)CD=AB+ABCD=AB+CD;利用反演定理;将AB当成一个变量,利用公式A+AB=A+B；A=A

适用输入变量为3、4个的逻辑代数式的化简；化简过程比公式法简单直观。3）每一项可重复使用，但每一次新的组合，至少包含一个未使用过的项，直到所有为1的项都被使用后化简工作方算完成。1）上、下、左、右相邻（n=0,1,2,3)个项，可组成一组。2）先用面积最大的组合进行化简，利用吸收规则，可吸收掉n个变量。用卡诺图化简的规则：对于输出为1的项吸收掉1个变量；吸收掉2个变量...1.5.2利用卡诺图化简4）每一个组合中的公因子构成一个“与”项，然后将所有“与”项相加，得最简“与或”表示式。5）无所谓项当“1”处理。用卡诺图化简规则（续）例1Y=A+B或门AB10010111AB吸收规则:Y=AB+AB+AB=AB+AB+AB+AB=A(B+B)+(A+A)B=A+B例2用卡诺图化简00011110000111101011111010110110ABCDDACBCY=D+AC+BCF=(A,B,C,D)=(0,2,3,5,7,8,9,10,11,12,13，14,15)0001111000011110CDAB1101111111101011ACDBDBDF=A+CD+BD+BD0123456712131489111015用卡诺图化简例3例4：首先:逻辑代数式卡诺图

CAB01000111101110000Y=AB+BC用卡诺图化简逻辑代数式Y=AB+ABC+ABCABBC1例5：已知真值表如图，用卡诺图化简。101状态未给出，即是无所谓状态。ABC0001111001化简时可以将无所谓状态当作1或0，目的是得到最简结果。认为是1AF=A第2章组合逻辑电路2.1TTL集成门电路2.2其它类型的TTL门电路2.3组合逻辑电路的分析2.4组合逻辑电路的设计2.5集成组合逻辑电路

TTL—晶体管-晶体管逻辑集成电路集成门电路集成门电路双极型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金属氧化物半导体场效应管集成电路2.1.1TTL与非门的基本原理TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多发射极晶体管2.1TTL集成门电路NNP1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V高电平！NNP+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏1V截止2.输入全为高电平（3.4V）时或输入全甩空T2、T5饱和导通uo=0.3V输出低电平输入甩空，相当于输入“1”NNP输入、输出的逻辑关系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC与非门表示符号逻辑表示式&ABYCY=ABCY=AAY（非门，反相器）&ABYY=AB如：TTL门电路芯片（四2输入与非门，型号74LS00)地GNDTTL门电路芯片简介外形&&&1413121110981234567&管脚电源VCC（+5V）4、常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。2.2.2TTL门电路的主要技术参数1)输出高电平、低电平高电平:3.4V--4V以上低电平:0.3V--0.4V以下2)阈值电压：

UTH=1.4VVIVO高电平低电平1VOVIUTH=1.4V3)扇出系数:N<=10&&&≥1TTL门电路的主要参数扇出系数—

输出端允许驱动的门电路的最大数目。输入A、B波形如图所示,请画出与非门的输出（Y）波形。ABYY=AB课堂练习:&ABYABY001011101110真值表RLUCC2.2其它类型的TTL门电路1.集电极开路的与非门（OC门）输入全1时，输出=0；输入任0时，输出悬空+5VFR2R13kT2R3T1T5b1c1ABC&符号应用时输出端要接一上拉负载电阻RL。&OC门可以实现“线与”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一导通，则F=0。F1、F2、F3全截止，则F=1。输出级RLUCCRLT5T5T5F=F1F2F3负载电阻RL和电源UCC可以根据情况选择。&J+30V220VJD2.三态门E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理(1)控制端E=0时的工作情况：01截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1时的工作情况10导通截止截止高阻态&ABF符号功能表三、三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用E1E2E3公用总线=０=１=０三态门主要作为TTL电路与总线间的接口电路。四、三态门的用途工作时，E1、E2、E3分时接入高电平。2.3组合逻辑电路的分析

特点:某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。

组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。化简得出结论（逻辑功能）。组合逻辑电路图写出逻辑表达式分析方法：例1：&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0异或门组合逻辑电路的分析=AB+AB组合逻辑电路的分析例2：M=1(高电平）：Y=AM=0(低电平）：Y=B本图功能：二选一电路。数据选择器B&&&AMY1M=0时：门1输出恒为1，A信号被拒之门外。零电平对与非门的封门作用。Y=AMBM=AM+BM2.4组合逻辑电路的设计方法步骤:根据题意列真值表逻辑式化简卡诺图化简画逻辑电路图写最简逻辑式例1:

交通灯故障监测逻辑电路的设计。红灯R黄灯Y绿灯G单独亮正常黄、绿同时亮正常其它情况不正常RYG单独亮正常黄、绿同时亮正常其他情况不正常RYG000011111011110000Z=RYG+RG+RY组合逻辑电路的设计RYGZ000100100100011010001011110111111、列真值表2、卡诺图化简RYRG3、写最简逻辑式设：灯亮为“1”，不亮为“0”，正常为“0”，不正常为“1”。例14、用基本逻辑门构成逻辑电路Z=RYG+RG+RYRYG&111&&1Z

若要求用与非门构成逻辑电路呢？组合逻辑电路的设计例15、用与非门构成逻辑电路=RYG+RG+RY=RYG•RG•RY组合逻辑电路的设计例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=AB,A+B+C=ABC)例2设计一个三人表决逻辑电路，要求:三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L＝1，不通过L＝0。用与非门实现。组合逻辑电路的设计LABC+5V要设计的逻辑电路ABCL00000010010001111000101111011111ABC0000111110111100002、用画卡诺图化简L=AC+BC+AB3、写出最简“与或”式组合逻辑电路的设计1、列真值表BCACAB4、用与非门实现逻辑电路L=AB+AC+BC=AB•AC•BC组合逻辑电路的设计例2&&&&ABCL&2.4集成组合逻辑电路2.4.1数据选择器2.4.2七段显示译码器2.4.3译码器2.4.4加法器2.4.1数据选择器集成组合逻辑电路从多个数据中选择出一个选择，也叫多路转换器其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。D0D1FA输入输出控制1、2选1数据选择器1&&D0D1A1FAF0D01D1F=AD0+AD1输入数据输出数据控制信号集成化D0D1YA型号:74LS157数据选择器2、4选1数据选择器(集成电路型号:74LS153)A1

A0Y

00

D0

01

D110

D2

11

D3

Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3D0A0D3D2D1A1YY=A1A0D0+A1A0D1+A1A0D2+A1A0D34选1数据选择器&&&&1DOD1D2D311YA0A1&&123456&&78910111213141516地1W1D01D11D21D3A12S2D22W2D02D12D3A0电源1STTL集成电路：双4选1数据选择器型号:74LS153（国产T1153--T4153)输出输入A0A1SW10000010100110D0D1D2D32.4.2七段显示译码器显示译码器

用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。数字、文字、符号代码译码器显示器二进制数（8421码）显示译码器二进制数十进制数00000000110010200113010040101501106011171000810019二进制数十进制数101010101111110012110113111014111115组成：用0和1两个数字组成，逢二进一二进制数（8421码）每一位上的1所代表的十进制数的大小称为权重例：十进制数11111103+1102+1101+1100=11000+1100+110+11=1111例：二进制数1111123+122+121+120=18+14+12+11=15四位二进制数，每位的权重分别为8、4、2、1，所以称为8421码权重底数称为基指数为位数二—十进制（BCD码）显示译码器用4位二进制数0000-1001分别代表十进制数0-9，称为二—十进制数，又称为BCD码（BinaryCodedDecimal）BCD码十进制数00000000110010200113010040101501106011171000810019abcdefgYa-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭发光二极管510YaYbYgabg510510显示译码器1）二--十进制显示译码器----七段数码管显示译码器译码器A3A2A1A0A3-A0:输入数据要设计的七段数码管显示译码器七段数码管显示译码器abcdefgYaYbYcYdYeYfYgYaabcdefg译码器YbYcYdYeYfYgA3A2A1A0七段显示译码电路真值表十进制数

A3A2A1A0

YaYbYcYdYeYfYg

显示字形

00000111111001000101100001输入二进制数输出七段显示译码电路真值表十进制数

A3A2A1A0

YaYbYcYdYeYfYg

显示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

A3A2A1A000110100100111101111111000无所谓项当1处理先设计输出Ya的逻辑表示式及电路图Ya=A3+A2A0+A2A1+A2A0=A3•A2A0•A2A1•A2A0A3A2A1A0Ya000001100010200101

300111

401000

501011

601100701111810001

910011以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。将此电路图集成化，得到七段显示译码器的集成电路74LS48（国产型号：T339）74LS48(T339)GNDVcc电源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBIBR七段数码管显示译码器IB为0时，使Ya--Yg=0，全灭。IBR

为0且A3～A0＝0时，使Ya-Yg=0，全灭。控制端控制端七段数码管显示译码器输入数据输出为0时，使Ya--Yg=1,亮“8”，说明工作正常。LT：测试端LTIB：灭灯端(输入)IBR：灭零输入端：灭零输出端YBR控制端功能74LS48(T339)GNDVcc电源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBRIB/YBRYBR，当IBR＝0且A3～A0＝0时，YBR＝0；否则YBR＝1七段数码管显示译码器IBR和YBR配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示00567.9900七段显示译码器74LS48与数码管的连接＋5Vabcdefg74LS48(T339)GNDVcc电源＋5VA3A2A1A0YaYbYdYfYeYgYcLTIBIBR输入信号此三控制端不用时，通过电阻接高电平。BCD码2.4.3译码器用途:计算机中的地址译码电路常用类型:2线—4线译码器型号:74LS1393线—8线译码器型号:74LS1384线—16线译码器型号:74LS154(1)2线—4线译码器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0画关于的卡诺图A1A001111100Y0=A1+A0=A1A0写出关于的逻辑式Y0同理写出其他输出量的逻辑式Y0=A1+A0=A1A0Y1=A1+A0=A1A0Y2=A1+A0=A1A0Y3=A1+A0=A1A011&&&&Y0Y1Y2Y3A1A074LS139(2)3线—8线译码器（74LS138）A0A1A2Y0Y1Y7A2A1A0000只

=0Y0001只

=0Y1111只

=0Y7(逻辑电路设计略,设计方法同2—4译码器)(3)4线—16线译码器（74LS154）(逻辑电路设计略,设计方法同2—4译码器)0001只

=0A2A1A00000只

=0Y0Y11111只

=0Y15A3A0A1A2Y0Y1Y15A3译码器的应用举例:(1)模拟信号多路转换的数字控制输入模拟电压模拟电子开关u0u1u2u3译码器A1A0Y0Y1Y2Y3u输出模拟电压数字控制信号(2)计算机中存储器单元及输入输出接口的寻址0单元1单元2单元3单元控制门控制门控制门控制门译码器A1A0Y0Y1Y2Y3或接口单元存储器单元

计算机中央控制单元

(CPU)数据线地址线单元选择线地址线数n寻址范围(可选择的单元数)n23416(单片机)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)2.4.4加法器(1)半加器1+)010+)110+)001+)110进位C半加器真值表ABFC0000011010101101F=AB+AB=ABC=ABF=AB+AB=ABC=AB半加器逻辑电路图A&＝1BFC半加器ABFC(2)全加器半加器ABFC全加器AnBnCnFnCn+1本位加数低位向本位的进位本位和本位向高位的进位全加器真值表CnAnBnFnCn+1

0000000110010100110110010101011100111111Fn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)全加器逻辑函数式Fn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)An&＝1Bn&＝1CnFnCn+11全加器由2个半加器构成一个全加器半加器全加器AnBnCnFnCn+1用4个全加器构成一个4位二进制加法器全加器全加器全加器全加器C0C4A0A3A2A1B0B1B3B2F0F1F2F374LS83本课应重点掌握的内容1.掌握组合逻辑电路设计的步骤，并能设计给定逻辑功能的逻辑电路，用与非门实现，最多输入变量个数4个。2.理解课上所讲的各种数字集成组合逻辑电路的设计方法。结束第4章时序逻辑电路4.1触发器

R-S触发器

D触发器4.2寄存器第4章时序逻辑电路4.1触发器4.1.1R-S触发器&&RDSDQQRD—RESET直接复位端SD—SET直接置位端Q,Q输出端1.基本的R-S触发器组成：用2个与非门(或或非门)构成R-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定&&RDSDQQ011100RD=0同时SD=1时,Q=0。故RD称为复位端,或称为清0端R-S触发器真值表&&RDSDQQ011100RDSDQQ0101(复位)1010(置位)11保持原状

00不确定SD=0同时RD=1时,Q=1。故SD称为置位端,或称为置1端&&RDSDQQR-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指R、S从01或10变成11时,输出端状态不变111100&&RDSDQQR-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指RD、SD同时从00变成11时,

输出端状态不定001111R-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指RD、SD同时从00变成11时,输出端状态不定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q也可能是01,也可能是10设计电路时此种情况应避免R-S触发器特点:(1)具有两个稳态(Q=0,Q=1或Q=1,Q=0),称为双稳态触发器.(2)可触发使之翻转(使RD、SD之一为0时可翻转).(3)具有记忆功能(RD、SD都为1时，保持原来状态).R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKR-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKR-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脉冲负脉冲2.时钟控制电平触发的R-S触发器触发器功能表&&RDSDQQ&&RSCPCP:时钟脉冲(ClockPulse)

R、S控制端CPRSQn+1说明

100Qn

保持1011置11100清0111不定避免0

Qn保持时钟控制电平触发的R-S触发器(续)时钟控制

—只有CP=1时,输出端状态才能改变电平触发—在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变CPRSQn+1说明

100Qn

保持1011置11100清0111不定避免0Qn保持用途:D触发器和J-K触发器的内部电路4.1.2D触发器1.时钟控制电平触发的D触发器CPRSQn+1说明

100Qn

保持1011置11100清0111不定避免0Qn保持1D&&RDSDQQ&&RSCP其他两种情况不会出现

时钟控制电平触发的D触发器

功能表

CPDQn+1

1001110QnCP=1时,Qn+1=DCP=0时,保持原状1DCP&&RDSDQQ&&D触发器具有数据记忆功能

时钟控制电平触发的D触发器1DCP&&RDSDQQ&&RDSD符号RDSDDCPQQ2.维持阻塞型D触发器&&RDSDQQ&&&&DCP符号RDSDDCPQQ维持阻塞型D触发器的引脚功能符号RD

直接清0端(复位端)R=0,S=1时,Q=0SD

直接置1端(置位端)R=1,S=0时,Q=1

小圈表示低电平有效D数据输入端CP时钟脉冲Q、Q输出端，Q的小圈

表示是反相输出端,

即Q总是与Q相反RDSDDCPQQ维持阻塞型D触发器的引脚功能(续)功能表CPQn+1D触发方式:边沿触发(时钟上升沿触发)功能表说明：在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变RDSDDCPQQ时钟下降沿触发的维持阻塞型D触发器RDSDDCPQQ功能表CPQn+1D功能表说明：在CP下降沿时，Q等于D；在CP高电平、低电平和上升沿时，Q保持不变3.集成D触发器介绍(1)集成双D触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)D触发器应用举例:用D触发器将一个时钟进行2分频.DCPQQCPCPQQ01RD、SD不用时,甩空或通过4.7k的电阻吊高电平频率FQ

=FCP/2D触发器功能CP时，Q=D用2个2分频器级联组成一个4分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/4(2)集成4D触发器74LS175特点:一个集成电路中有4个D触发器,

时钟CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND集成4D触发器74LS175的应用举例—抢答电路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR5004+5V111&&1+5V4.7k风鸣器CP1kHz主持人清0甲乙丙丁74LS175参赛人抢答按键1(3)集成8D触发器内部有8个D触发器

Q输出R公共CP公共QDRQDR内部有8个D触发器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q课堂练习题目:时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.DQDCPQ1Q2DQDCPDQDCPQ1课堂练习(续)CPDQ1课堂练习(续)Q2DQDCPCPDQ14.2寄存器4.2.1数码寄存器(并行寄存器)DCP一个D触发器组成1位的数码寄存器CP上升沿,Q=DCP高电平、低电平、下降沿，Q不变由D触发器组成，用于存放数码RDSDDCPQQ由4D集成电路74LS175组成4位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高电平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V74LS175（电源〕CP1D2D3D4D1Q2Q3Q4Q4D锁存器数码寄存器(续)4位二进制数数码寄存器(续)由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V74LS2731D8D1Q8Q8D锁存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D0数码寄存器用于计算机并行输入/输出接口外部设备(打印机)8D锁存器1D~8D1Q~8QCPD7~D0计算机CPU控制信号计算机CPU数据总线输出接口计算机总线画法:一条粗线代表8条线4.2.2串行移位寄存器1.用D触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入13.6寄存器13.6.2串行移位寄存器1.用D触发器组成的移位寄存器经4个CP脉冲,Di出现在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000C0000由D触发器组成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经4个CP脉冲循环一周CPQ1Q2Q3Q40100010100200103000141000既具有串行输入又具有并行输入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行输入数据Di清0脉冲&&&&D1D2D3D4L并行输入脉冲并行输入数据00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不变R=1S=1Q4不变14.2.3集成电路双向移位寄存器(74LS194)并行输入数据右移串入数据控制端输出清0端时钟左移串入数据Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194双向移位寄存器74LS194的功能CRCPMBMAQ0Q1Q2Q30