第5章-存储器系统

存储器概述

半导体存储器

存储器与CPU的连接RAM、ROM本章内容RAM、ROM的种类。RAM的结构RAM与CPU的连接，64K位动态RAM存储器。本章重点

存储器是计算机系统中具有记忆功能的部件，它是由大量的记忆单元(或称基本的存储电路)组成的,用来存放用二进制数表示的程序和数据。5.1存储器概述实际上存储系统是快慢搭配，具有层次结构的，如图所示。速度快容量小速度慢容量大寄存器内部Cache外部Cache主存储器辅助存储器大容量辅助存储器微机存储系统的层次结构CPU存储器操作：

读操作，非破坏性。

写操作，破坏性。存储器的职能：

信息交换中心。

数据仓库。一、存储器分类1.内存储器(内存或主存)

功能：存储当前运行所需的程序和数据。

特点：CPU可以直接访问并与其交换信

息，容量小，存取速度快。2.外存储器(外存)

功能：存储当前不参加运行的程序和数据。

特点：CPU不能直接访问，配备专门设备才能进行信息交换，容量大，存取速度慢。软盘和软盘驱动器目前，存储器使用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体存储器具有存取速度快、集成度高、体积小、功耗低、应用方便等优点，在此我们只讨论半导体存储器。5.1.2存储器的主要技术指标1.存储容量（存放二进制信息的总位数）存储容量=存储单元个数×每个存储单元的位数常用单位：MB、GB、TB其中：1kB=210B1M=210kB=220B1GB=210MB=230B1TB=210GB=240B2.存取时间和存取周期存取时间又称存储器访问时间。指启动一次存储器操作到完成该操作所需的时间

tA。存取周期是连续启动两次独立的存储器操作所需的最小的时间间隔TC，一般TC≥tA。3.可靠性可靠性指存储器对电磁场及温度等变化的抗干扰能力。4.功耗功耗低的存储系统可以减少对电源容量的要求，同时提高可靠性。5.2半导体存储器按制造工艺分类

晶体管-晶体管逻辑存储器——TTL器件

场效应晶体管存储器MOS——器件

注：相对速度快、功耗大、集成度低、价格高。注：相对速度低、功耗小、集成度高、价格低。5.2.1半导体存储器的分类按使用属性分类

随机存取存储器——RAM（RandomAcessMemory）

仅读存储器——ROM（ReadOnlyMemory）

注：易失性存储器，掉电丢失数据注：非易失性存储器，掉电保持数据半导体存储器只读存储器（ROM）随机存取存储器（RAM）掩膜式ROM一次性可编程ROM（PROM）可擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪存（FLASHMemory)静态RAM（SRAM）动态RAM（DRAM）非易失RAM(NVRAM)伪静态RAM(PSRAM)双口RAM铁电存储器(FcRAM)按连接方式分类

并行存储器芯片

串行存储器芯片

注：多位并行处理，相对传送速度快。注：一位一位串行处理，相对传送速度慢。5.2.2半导体存储器的组成

半导体存储器由地址寄存器，译码电路、存储体、读/写驱动器、数据寄存器、控制逻辑等6个部分组成。

AB地址寄存器MAR地址译码器存储体M读写驱动器数据寄存器MDRDB……

控制逻辑启动片选读/写存储器的基本组成1.存储体

基本存储电路是组成存储器的基础和核心，它用于存放一位二进制信息“0”或“1”。若干基本存储电路（或称记忆单元）组成一个存储单元，一个存储单元一般存储一个字节，即存放8位二进制信息，存储体是存储单元的集合体。

2.译码驱动电路

该电路实际上包含译码器和驱动器两部分。译码器的功能是实现多选1，即对于某一个输入的地址码，N个输出线上有唯一一个高电平（或低电平）与之对应。

译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码对存储体的译码有两种方式：单译码结构：字线选择所有单元；双译码结构：通过行列地址线来选择存储单元双译码可以减少选择线的数目，从而简化芯片设计是主要采用的译码结构译码驱动电路译码驱动电路在上图中，存储单元的大小可以是一位，也可以是多位。如果是多位，则在具体应用时应将多位并起来。单译码：16个4位的存储单元双译码：1024个存储单元3.地址寄存器

用于存放CPU访问存储单元的地址，经译码驱动后指向相应的存储单元。

4.读/写电路

包括读出放大器、写入电路和读/写控制电路，用以完成对被选中单元中各位的读出或写入操作。

5.数据寄存器

用于暂时存放从存储单元读出的数据，或从CPU或I/O端口送出的要写入存储器的数据。

6.控制逻辑

接收来自CPU的启动、片选、读/写及清除命令，经控制电路综合和处理后，产生一组时序信号来控制存储器的读/写操作。

1、六管静态存储电路图5.7为6个MOS管组成的双稳态电路。5.3读写存储器RAM5.3.1基本存储电路

图5.7六管静态RAM基本存储电路Y地址译码VccV7I/OV8I/OV3V4V5V2V6AV1BDiDiX地址译码图中V1V2是工作管，V3V4是负载管，V5V6是控制管，V7V8也是控制管，它们为同一列线上的存储单元共用。特点：(1)不需要刷新，简化外围电路。

(2)内部管子较多，功耗大，集成度低。刷新放大器数据I/O线T1CS行选择信号单管DRAM基本存储元电路T2列选择

信号图5.8为单管动态RAM的基本存储电路，由MOS晶体管和一个电容CS组成。

2、单管存储电路特点：(1)每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。(2)集成度高，功耗低。

典型的静态RAM芯片

不同的静态RAM的内部结构基本相同，只是在不同容量时其存储体的矩阵排列结构不同。典型的静态RAM芯片如Intel6116（2K×8位），6264（8K×8位），62128（16K×8位）和62256（32K×8位）等。

图5.9为SRAM6264芯片的引脚图，其容量为8K×8位，即共有8K（213）个单元，每单元8位。因此，共需地址线13条，即A12~A0；数据线8条即I/O8~I/O1、WE、OE、CE1、CE2的共同作用决定了SRAM6264的操作方式，如表5.2所示。

123456789101112131428272625242322212019181716156264NCA4A5A6

A7A8

A9A10A11A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O4

表5.2

6264的操作方式I/O1~I/O8IN写

0100IN写

1100OUT读

0101高阻输出禁止1101高阻未选中×0××高阻未选中××1×I/O1~I/O8方式

WE

CE1CE2OE

图5.9SRAM6264引脚图

典型的动态RAM芯片

一种典型的DRAM如Intel2164。2164是64K×1位的DRAM芯片，片内含有64K个存储单元，所以，需要16位地址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各8条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号RAS选通8位行地址并锁存。随后由列选通信号CAS选通8位列地址并锁存，16位地址可选中64K存储单元中的任何一个单元。

图5.10Intel2164DRAM芯片引脚图GNDDin

A7

A5

A4

A3

A6

Dout

VCCA0

A1

A2

NC2164116

WERASCASA0~A7：地址输入CAS：列地址选通RAS：行地址选通WE：写允许Din：数据输入Dout：

数据输出Vcc：电源GND：地ROM主要由地址译码器、存储矩阵、控制逻辑和输出电路四部分组成与RAM不同之处是ROM在使用时只能读出，不能随机写入。

5.4只读存储器ROM5.3.1基本存储电路5.4.1掩膜ROM特点：(1)器件制造厂在制造时编制程序,用户不能修改。(2)用于产品批量生产。(3)可由二极管和三极管电路组成。1.字译码结构

图5.11为三极管构成的4×4位的存储矩阵，地址译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的三极管导通，使该位线上输出电位为低电平，结果输出为“0”，否则为“1”。

用MOS三极管取代二极管便构成了MOS

ROM阵列字线1字线2字线3字线4字地址译码器VDDD4D3D2D1A1A000011011位线4位线3位线2位线14321位字12340010110111100100D4D3D2D1MOS管ROM阵列特点：存储的信息不是易失的，即当电源掉电后又上电时，存储信息是不变的二、可编程ROM(PROM)

可编程ROM（PROM）是一种允许用户编程一次的ROM，其存储单元通常用二极管或三极管实现。图5-12所示存储单元为双极型三极管，其发射极串接了一个可熔金属丝，出厂时，所有存储单元的熔丝都是完好的。编程时，通过字线选中某个晶体管。若准备写入1，则向位线送高电平，此时管子截止，熔丝将被保留；若准备写入0，则向位线送低电平，此时管子导通，控制电流使熔丝烧断，不可能再恢复，故只能进行一次编程。

图5-12熔丝式PROM的基本存储结构

制造时每一单元都由熔丝接通，则存储的都是0信息。用户可根据程序需要，利用编程写入器对选中的基本存储电路通以20-50mA电流，将熔丝烧断，则该单元存储信息1。

特点：(1)出厂时里面没有信息。(2)用户根据自己需要对其进行设置(编程)。(3)只能使用一次，一旦进行了编程不能擦除片内信息。

三、可擦除、可编程ROM（EPROM）

在实际工作中，一个新设计的程序往往需要经历调试、修改过程，如果将这个程序写在ROM和PROM中，就很不方便了。EPROM是一种可以多次进行擦除和重写的ROM。

可擦除可编程EPROM

基本存储单元

位存储原理

由浮栅雪崩注入MOS管构成初始浮栅未注入电子，位存储“1”编程使浮栅注入电子，位存储“0”光照使浮栅电子消失，位存储“1”EPROM的基本存储电路和FAMOS结构PPSDSIO2SIO2+++N基底源极漏极多晶硅浮置栅字选线浮置栅场效应管位线(a)EPROM的基本存储结构(b)浮置栅雪崩注入型场效应管结构特点：(1)可以多次修改擦除。(2)EPROM通过紫外线光源擦除(编程后，窗口应贴上不透光胶纸)。

典型的EPROM芯片

常用的典型EPROM芯片有：2716（2K×8）、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）、27512（64K×8）等。

EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE*/PGM读写OE*编程电压VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssIntel-27128芯片是一块16K×8bit的EPROM芯片，如图所示：允许输出和片选逻辑CEA0~A13

Y译码X译码输出缓冲Y门16K8位

存储矩阵…

OE数据输出...·

·

·

·

·

·

PGM27128结构框图VCCPGMA13A8A9A11OEA10CE

D7D6D5D4D3

1234567891011121314282726252423222120191817161527128VPPA12A7A6

A5A4

A3A2A1A0D0D1D2GND封装及引脚27128封装图A0～A13地址输入，214=16KD0～D7双向数据线VPP

编程电压输入端OE输出允许信号CE片选信号PGM编程脉冲输入端，读数据

时，PGM=1操作方式读输出禁止备用(功率下降)编程禁止编程Intel编程校验Intel标识符CEOEPGMA9VppVcc输出LLHHLLLLLHXXHHLLHHXXLLHHXXXXXXXHVccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻DINDINDOUT

编码27128操作方式

基本存储单元

位存储原理

189页图5-17由控制栅隧道效应MOS管构成初始电子未注入浮栅，位存储“1”编程使电子经隧道注入浮栅，位存储“0”编程使电子从浮栅泄放，位存储“1”注：可多次电擦多次电写

5.4.4电可擦除的可编程ROM（EEPROM）Flash：闪存与EEPROM的区别：容量大与RAM的区别：寿命较短，编程较慢发展速度惊人，目前单片容量已达几Gb广泛应用于计算机技术的各个领域

5.4.5FLASH

本节要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；另一个是存储器与ＣＰＵ的连接方法与应注意的问题。5.4存储器与CPU的接口技术

用１位或４位的存储器芯片构成８位的存储器，可采用位并联的方法。例如，可以用８片２Ｋ×１位的芯片组成容量为２Ｋ×８位的存储器。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。或用２片１Ｋ×４位的芯片，组成１Ｋ×８位的存储器的情况。这时，一片芯片的数据线接数据总线的低4位，另一片芯片的数据线则接数据总线的高4位。而两片芯片的地址线及控制线则分别并联在一起。一、存储器芯片的扩充（一）位数的扩充——位扩展

当扩充存储容量时，采用地址串联的方法。这时，要用到地址译码电路，以其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同低位地址的几片存储器芯片进行片选。（二）地址的扩充——字扩展

地址译码电路是一种可以将地址码翻译成相应控制信号的电路。有2-4译码器，3-8译码器等。例如，一个2-4译码器，输入端为A0、A12位地址码，输出4根控制线，对应于地址码的4种状态，不论地址码A0、A1为何值，输出总是只有一根线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。

例：下图是用4片16K×8位的存储器芯片（或是经过位扩充的芯片组）组成64K×8位存储器的连接线路。16K存储器芯片的地址为14位，而64K存储器的地址码应有16位。连接时，各芯片的14位地址线可直接接地址总线的A0～A13，而地址总线的A15，A14则接到2-4译码器的输入端，其输出端4根选择线分别接到4片芯片的片选CS端。

因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片地址范围如下表所示。

二、存储器与CPU的连接数据总线控制总线CPU地址总线

存

储

器CPU与存储器连接示意图

存储器与CPU连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到CPU的地址总线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。

(一)存储器与CPU连接时应注意问题1.CPU总线的负载能力。(1)直流负载能力

一个TTL电平(2)电容负载能力

100PF由于存储器芯片是MOS器件，直流负载很小，它的输入电容为5－10PF。所以a.小系统中，CPU与存储器可直连，b.大系统中因连接芯片较多，为防总线过载常加驱动器在8086系统中,常用8226、8227总线收发器实现驱动。2.

CPU的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。3.存储器的地址分配和选片问题。内存包括RAM和ROM两大部分，而RAM又分为系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地址空间。此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。4.各种信号线的配合与连接

由于CPU的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。

数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和输入输出分开的的两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接与CPU数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连,如下图所示：

地址线：存储器的地址线一般可以直接接到CPU的地址总线。而大容量的动态RAM，为了减少引线的数目，往往采用分时输入的方式，这时，需在CPU与存储器芯片之间加上多路转换开关，用CAS与RAS分别将地址的高位与低位送入存储器。

控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU连接时其使用的控制信号也不完全相同。

(二)片选信号的产生

单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：1.地址的分配。2.存储器芯片的选择(片选)CPU对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。存储器空间的划分和地址编码是靠地址线来实现的。对于多片存储器芯片构成的存储器其地址编码的原则是：

一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，对于多片6264与8086相连的存储器，A0～A12作为片内选址，A13～A19作为选择不同的6264。1.低位片内选址2.高位选择芯片(片选)

全译码法中，对剩余的全部高位地址线进行译码称为全译码法。a.译码电路复杂。b.每组的地址区间是确定的、唯一的。特点：1.全译码法：片选信号产生的方法

图为全译码的2个例子。前一例采用门电路译码，后例采用3~8译码器译码。3~8译码器有3个控制端：G1，G2A，G2B，只有当G1=1，G2A=0，G2B=0，同时满足时，译码输出才有效。究竟输出(Y0~Y7)中是哪个有效，则由选择输入C、B及A三端状态决定。CBA=000时，Y0有效，CBA=001时，Y1有效，依此类推。单片2764（8K×8位，EPROM）在高位地址A19~A13=0001110时被选中。全译码法G2A

G1

G2BY6

74LS138A162.线选法：CPU中用于“选片”的高位地址线(即存储器芯片未用完地址线)若一根连接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法。

另一种常用的线选法是用高位