分析教案成果

517030910337201965理解计算机伵大组成部分的协调工作原理，理解程序自动执行的原理掌握佉伯住端口的设计方法，理解佉伯住会通过设计佉伯住采用佖佥佲佩佬佯佧佈佄佌在佱併佡佲佴併佳Ⅱ中实现基本的具有伲估条位佉佐体指令的单周期佃佐何采用佉伯住统一编址方式，即将输入输出的佉伯住地址空间，作为数据存取空间的一部分，实现佃佐何与外部设备的输入输出端口设计。实验中可采用高端地址。利用设计的佉伯住端口，通过佬佷指令，输入佄佅伲实验板上的按键等输入设备信息。即将外部设备状态，读到佃佐何内部寄存器。利用设计的佉伯住端口，通过佳佷指令，输出对佄佅伲实验板上的佌佅佄灯等输出设备的控制信号（或数据信息佃佐何。利用自己编写的程序代码，在自己设计的佃佐何上，实现对板载输入开关或按键的状态输入，并将判别或处理结果，利用板载佌佅佄灯或伷段佌佅佄数码管显示出来。伱伱伺整体设依照单周期佃佐何佃佐何佐佃佉低体佔位佅位、佐佃佁佤佤伴位何佘佳佒佅佇但佉佌佅佅佘佔体佈但佁佌何佁位佅位佷佩佲佥变量。伲伺佐佃部件输入佐佃现有的佐佃值，并在时钟上升沿不断更新将佐佃更新为新的佐佃值。同时增设了一个佬佥佤（即佐佃佥佮佐佃佐佃值设置为估佭佩佦中伲这里的佐佃值仍设为伳伲位伨虽然佭佩佦中只定义了伵位伩，在佉低体佔位佅位中寻找佩佮佳佴佲併佣佴佩佯佮时会将前 if(PCch==0beginCurPC=NewPC;//reloadtheiregisteled0=0elsbeginCurPC=32’b0;//resettheled0=1图伳伺佉低体佔位佅位部件佉低体佔位佅位主要由佒住位构成，其内部数据在佭佥佭佯佲佹佩佮佩佴佩佡佬佩佺佡佴佩佯佮伌佬佥中，因此们修改指令主要通过在佭佩佦中修改的数据。佉低体佔位佅位同样由时钟控制，不过是佭佥佭佣佬佫伳由于佉低体佔位佅位仅仅是用佱併佡佲佴併佳提供的佲佯佭部件组成的，并没有添加额外的代码或部图伴伺佐佃佁佤佤伴部件输入这里选择重新写了一个佐佃伫伴的部件，而不是直接使用佡佬併，是为了防止错误不好11 modulePCadd4(PCo,PCadd4)345input [31:0]PCooutput [31:0]PCadd4CLA32cla32(PCo,4,0,PCadd4,Cout);//usetheaddertoproducetheresul //wehereomitthecarry−bit,whichmayresulttosometrivialwarnings 伴图伵伺位何佘部件输入输位何佘部件有多种不同位或个的输入出不过致实现方都是根据信号用佳佷佩佴佣佨佣佡佳佥函数选择输出伬对于佘伲选择器，也可以用伿 伺这种方法。伶伺佃何部件输入输伵佃何是产生主要信号的部件，具体的信号产生可通过真值表设置，其中，佰佣选择器与佡佬併指伷伺真值表伶伷图伸伺佒佅佇但佉佌佅部件佒佅佇但佉佌佅通过提供伳伱个伳伲位寄存器来模拟形成寄存器堆，并将所有寄存器初始化为估，在佃何给出佷佲佩佴佥佥佮佡佢佬佥时可以修改除估号寄存器外的所有寄存器，因为估号寄存器始终为零。伸

伹伺佅佘佔部件输入将伱伶位二进制数根据体佩佧佮佅佸佴佥佮佤信号扩展为带符号或无符号的伳伲位二进制数的部伹伱估伺体佈但部件输入输这里设计了两类体佈佉但佔，分别计算佪併佭佰和佢佥佱的最终地址，用了拼接方法完成的左移图伱伱伺佁佌何部件输佁佌何也是较为的部件，根据佃何提供的信号，用佳佷佩佴佣佨执行不同计算，并输出最终伱1moduleALU(a,b,aluc,s,z)2input[31:0]a,b3input [3:0]aluc4output[31:0]s5output z6reg[31:0]s7 z8always@(aorboraluc9begin//4’bx100s=a—b//x1004’bx001s=a&b//x0014’bx100s=a—b//x1004’bx001s=a&b//x0014’bx101s=a|b//x1014’bx010s=aˆb//x0104’bx110s=(16)//x110LUI4’b0011s=(b)//0011SLL4’b0111s=(b)//imm<<16bird<−(rt<<sard<−(rt>>sa)(logical 4’b1111:s=$signed(b)>>>a //1111SRA:rd<−(rt>>sa)(arithmetic default:s=0 endcase伱图伱伲伺佄佁佔佁位佅位部件输入输佄佁佔佁位佅位由佒佁位组成，同时分配了一部分给外部设备佉伯住，两部分地址用最区分，外部设备连向七段数码管的佭佯佤併佬佥，使佉住同步显示。 assig writeioenable=addr[7]&writeenable assig writedatamemenable=˜addr[7]&writeenable345mux2x32memiodataoutmux(memdataout,ioreaddata,addr[7],dataout) //findoutwhetherthedataisfromioor lpmramdqdramdram(addr[6:2],dmemclk,datain,writedatamemenable,memdataout) //whenaddress[7]=1,meanstheaccessistotheI/Ospace //thatis,theaddressspaceofI/Oisfrom100000to111111word(4bytes //sendtheaddressandthesigna iooutputregiooutputregx2(addr,datain,writeioenable,dmemclk,resetn,outport0,out //moduleiooutputreg(addr,datain,writeioenable,ioclk,clrn,outport0,out //writethedataoutifitissentto ioinputregioinputregx2(addr,dmemclk,ioreaddata,inport0,inport1) //moduleioinputreg(addr,ioclk,ioreaddata,inport0,inport1) //readthedata这一次的实验主要的难点在于对佉住的了解和对单周期佃佐何原理图的认识。而伱周期佃佐何中的多个信号与数据的传输，在不为难全了解单周期佃佐何的时候很容易出现一些刚开始的时候，由于无法