第四章 存储器

1.什么总线，特征是什么？2.总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。3.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？4.什么是同步通信、异步通信、半同步通信、分离式通信。5.在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。6、如果工作频率为16MHz，总线位宽为32位，最大传输率为多少？如果一个总线周期等于2个时钟周期，则总线带宽是多少？1、地址总线用

表示，数据总线用

表示，控制总线用

表示。2、位于集成电路内部的总线被称为

总线。3、总线总裁的方法有

和

。4、总线上完成一次数据传输一般要经历

阶段、

阶段、

阶段和

阶段。5、衡量总线性能的重要指标是______，它定义为总线本身所能达到的最高______。6、总线带宽是指总线上每秒传输的

，用

为单位。7、如果总线的频率为88MHz，总线的位宽为8位，则总线的带宽应为

。1、MB/s的含义是（）A、总线上每秒传输的最大数据量B、总线上每秒传输的最大字节量C、总线上每秒传输的二进制位数D、总线上每秒传输的十进制位数2、不同信号在同一条信号线上分时传输的方式称为()A.总线复用方式B.并串行传输方式C.并行传输方式D.串行传输方式3、在计数器定时查询方式下，若计数从0开始，则()

A.设备号大的优先权高B.设备号小的优先权高C.每个设备使用总线的机会相等D.以上都不对5、总线中地址线的用处是（）A、选择主存单元地址B、选择进行信息传输的设备C、选择外存地址D、指定主存单元和I/O设备接口电路的选择地址6、同步通信之所以比异步通信具有较高的传输频率,是因为同步通信____。A.不需要应答信号；B.总线长度较短；C.用一个公共时钟信号进行同步；D.各部件存取时间比较接近。7、在集中式总线仲裁中，____方式响应时间最快，____方式对电路故障最敏感。A.菊花链方式B.独立请求方式C.计数器定时查询方式D.以上三种方式第４章存储器存储器的用途：存放程序和数据。存储器的要求：高速度、大容量、低价格。存储系统：由几个容量、速度和价格不同的存储器组成的。4.1概述4.2主存储器4.3高速缓冲存储器Cache4.4辅助存储器4.1概述一、存储器分类1.按存储介质分类(1)半导体存储器(2)磁表面存储器(3)磁芯存储器(4)光盘存储器易失TTL、MOS磁头、载磁体硬磁材料、环状元件激光、磁光材料非易失(1)存取时间与物理地址无关（随机访问）顺序存取存储器磁带2.按存取方式分类(2)存取时间与物理地址有关（串行访问）直接存取存储器磁盘随机存储器RAM：SRAM、DRAM只读存储器ROM磁盘、磁带、光盘高速缓冲存储器（Cache）存储器主存储器辅助存储器3.按在计算机中的作用分类高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／1.存储器三个主要特性的关系二、存储器的层次结构CPUCPU主机缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存10ns20ns200nsms（速度）（容量）由硬件来实现由硬件和操作系统来实现4.2主存储器一、概述1.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写

高位字节地址为字地址

低位字节地址为字地址设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位字地址字节地址11109876543210840字节地址字地址4523014203.主存中存储单元地址的分配224=16M8M4M字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。字节存储单元：存放一个字节的单元，相应的地址称为字节地址。4.主存的技术指标(1)存储容量主存存放二进制代码的总位数

存储器的容量=存储单元的个数×存储字长(2)存储速度存取时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。(3)存储器的带宽单位时间里存储器所存取的信息量，通常以位/秒总线带宽：MB/s半导体存储器随机存取存储器RAM只读存储器（ROM）静态RAM（SRAM）动态RAM（DRAM）二极管ROM双极型ROMMOS型ROM固定（掩模）ROM可编程ROMPROMEPROME2PROMFLASH高速缓冲存储器cache主存RandomAccessMemoryReadOnlyMemory二、半导体存储芯片简介芯片容量1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K×4位16K×1位8K×8位片选线读/写控制线地址线…数据线…地址线（单向）数据线（双向）1041411381.半导体存储芯片的基本结构译码驱动存储矩阵读写电路片选线读/写控制线地址线…数据线…片选线读/写控制线（低电平写高电平读）（允许读）CSCEWE（允许写）WEOE存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器

32片当地址为65535时，此8片的片选有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位三、随机存取存储器(RAM)RAM存储单元：是存储器的最基本存储细胞，它可以存放1位二值数据。根据存储信息的机理不同，分为SRAM和DRAM静态读写存储器(SRAM)：依靠触发器来存储1位二进制数据，存取速度快,容量小。主要用作cache。动态读写存储器(DRAM)：依靠电容存储电荷来保留1位二进制数据，存储容量比SRAM大。主要用作主存1、静态SRAM芯片（Intel2114)举例存储容量1K×4位I/O1I/O2I/O3I/O4A0A8A9WECSVCCGNDIntel2114…2.动态RAM(DRAM)（1）写入过程：为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”（2）读出过程：读出“1”后，CS上的电荷因转移到CD无法维持“1”状态，即所存信息被破坏，这种破坏称为“破坏性读出”，因此读出“1”后必须进行“再生”操作。1.存储器是计算机系统中的记忆设备，它主要用来（）。

A.存放数据B.存放程序C.存放数据和程序D.存放微程序2.与外存相比，内存的特点是()A．容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低3.某计算机的字长16位，它的存储容量是64KB,若按字编址，那么它的寻址范围是（）。A.64KB.32KC.64KBD.32KB某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（)4.计算机的存储器系统是指（）。A.RAM存储器B.ROM存储器C.主存储器D.cache，主存储器和外存储器用作存储器的芯片有不同的类型。可随机读写，且只要不断电则其中存储的信息就可一直保存的，称为_A_。可随机读写，但即使在不断电的情况下其存储的信息出要定时刷新才不致丢失的，称为_Ｂ_。所存信息由生产厂家用掩膜技术写好后就无法再改变的称为_Ｃ_。通过紫外线照射后可擦除所有信息，然后重新写入新的信息并可多次进行的，称为_Ｄ_。通过电信号可在数秒钟内快速删除全部信息，但不能进行字节级别删除操作的，称为_E_。供选择的答案：A、B：①RAM ②SDRAM ③DRAM ④SRAMC、D：①EPROM ②PROM ③ROM ④CDROME： ①E2PROM ②FlashMemory ③EPROM ④VirtualMemory1.若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指＝2ns，t分析＝2ns，t执行＝1ns。则100条指令全部执行完毕需

ns。

A．163

B．183

C．193

D．202.若每一条指令都可以分解为取指、分析和执行三步。已知取指时间t取指=5△t，分析时间t分析=2△t，执行时间t执行=5△t。如果按顺序方式从头到尾执行完500条指令需（1）

△t。如果按照[执行]k、[分析]k+1、[取指]k+2重叠的流水线方式执行指令，从头到尾执行完500条指令需（2）

△t。

（1）A．5590

B．5595

C．6000

D．6007

（2）A．2492

B．2500

C．2510

D．2515

3.内存按字节编址，地址从A4000H到CBFFFH，共有__(1)__字节。若用存储容量为32K×8bit的存储芯片构成该内存，至少需要__(2)__片。（1）A.80K

B.96K

C.160K

D.192k（2）A.2 B.5

C.8 D.104.如果主存容量为16M字节，且按字节编址，表示该主存地址至少应需要

位。

A．16

B．20

C．24

D．325.在计算机系统中，构成虚拟存储器

。

A．只需要一定的硬件资源便可实现

B．只需要一定的软件即可实现

C．既需要软件也需要硬件方可实现

D．既不需要软件也不需要硬件7．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？6.操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式（4）；操作数在寄存器中，寻址方式为（5）；操作数的地址在寄存器中，寻址方式为（6）。

（4）A．立即寻址

B．直接寻址

C．寄存器寻址

D．寄存器间接寻址

（5）A．立即寻址B．相对寻址

C．寄存器寻址

D．寄存器间接寻址

（6）A．相对寻址

B．直接寻址

C．寄存器寻址

D．寄存器间接寻址(4)动态DRAM刷新刷新：每隔2ms周期对存储体中全部的存储电容充电,以补充所消失的电荷,维持原存信息不变,这个过程被称为“刷新”。刷新周期：对存储器完成一次刷新所需要的时间。最大刷新周期:全部刷新一遍所允许的最大时间间隔。刷新操作有三种刷新方式：集中式刷新分散式刷新异步刷新①集中刷新（存取周期为0.5s

）“死时间率”为64s/2ms×100%=3.2%“死区”为0.5s

×128=64s

周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1936s）

128个周期（64s）

刷新时间间隔（2ms）刷新序号••••••tcXtcY••••••以128×128矩阵为例DRAM的所有行在每一个刷新周期中都被刷新。优点：读写操作不受刷新工作影响，系统存取速度比较快。缺点：集中刷新期间必须停止读写，形成一段死区。tC=tM

+tR读写刷新无“死区”②

分散刷新（存取周期为1

s

）(存取周期为0.5s

+0.5s

)以128

×128矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个存取周期…每一行的刷新插入到正常的读/写周期之中。将存储周期分为两段,前段读/写/保持,后段刷新。优点：没有长的死区缺点：存取速度降低，降低整机的速度。刷新过于频繁③分散刷新与集中刷新相结合（异步刷新）对于128×128的存储芯片（存取周期为0.5s

）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5s

若每隔15.6s

刷新一行每行每隔2ms

刷新一次DRAM刷新需要注意的问题：1、刷新对CPU是透明的。2、刷新是以行为单位进行。每一行的各个单元同时被刷新，需要被刷新的存储器要转换成存储行列矩阵的形式。3、考虑刷新时，是以单个存储芯片为单位，不是以整个存储容量为单位的。4、刷新操作类似读出操作，但是不需要有信息输出，所以不需要片选信号。例1：64K×1的存储器，芯片的最大刷新周期是2毫秒，存储周期是0.5微秒，采用三种刷新方式，那么刷新完该存储芯片所需要的刷新时间是多少。集中刷新：

64K=216=256×256，共有256行分散刷新：异步刷新：3.动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存四、只读存储器（ROM）1.掩模ROM(MROM)2.PROM(一次性编程)3.EPROM(多次性编程)4.EEPROM(多次性编程)5.FlashMemory(闪速型存储器)（3）可擦除可编程ROM（EPROM）擦除方法：将器件放在紫外线下照射约20分钟，可以将编程信息全部擦去，相当于存储了全“1”。是整片擦除。编程：在编程器上进行的，编程器通常与微机联用。（4）电可擦除可编程ROM（E2PROM或EEPROM）擦除方法：用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写。是以字为单位进行改写的。（5）FlashMemory(闪速型存储器)它既有EPROM集成度高、价格便宜的优点；又有EEPROM电擦除重写的特性。而且擦除和重写的速度快,功耗低。目前应用：闪盘、MP3、各种闪卡（SD、CF、MMC)五、存储器与CPU的连接1.存储器容量的扩展字扩展位扩展字、位扩展

2.存储器与CPU的连接

(1)地址线的连接(2)数据线的连接(3)读/写命令线的连接(4)片选线的连接(5)合理选择存储芯片(6)其他时序、负载六、存储器的校验评价存储器的一个重要指标就是它的可靠性.检查错误并纠正错误的的方法有：Parity(奇偶校验)CRC（CyclicRedundancyCheck，循环冗余校验）harming(海明码或汉明码)ECC（ErrorCheckingandCorrecting，错误检查和纠正）汉明码的组成需增添？位检测位检测位的位置？检测位的取值？2k

≥

n+k+1检测位的取值与该位所在的检测“小组”中承担的奇偶校验任务有关组成汉明码的三要素2.汉明码的组成2i

(i=0，1，2，3，)…各检测位Ci

所承担的检测小组为gi

小组独占第2i－1

位gi

和gj

小组共同占第2i－1+2j－1

位gi、gj

和gl

小组共同占第2i－1+2j－1+2l－1

位C1

检测的g1小组包含第1，3，5，7，9，11，…C2

检测的g2

小组包含第2，3，6，7，10，11，…C4

检测的g3

小组包含第4，5，6，7，12，13，…C8

检测的g4

小组包含第8，9，10，11，12，13，14，15，24，…例4.4求0101按“偶校验”配置的汉明码解：∵n=4根据2k

≥n+k+1得k=3汉明码排序如下:二进制序号名称1234567C1C2C40∴0101的汉明码为

0100101010110奇校验？按配偶原则配置0011的汉明码二进制序号名称1234567C1C2C41000011解：∵n=4根据2k

≥n+k+1取k=3C1=357=1C2=367=0C4=567=0∴0011的汉明码为

1000011练习13.汉明码的纠错过程形成新的检测位Pi

，如增添3位（k=3），新的检测位为P4P2P1

。以k=3为例，Pi

的取值为P1=13

57P2=23

67P4=45

67对于按“偶校验”配置的汉明码不出错时P1=0，P2=0，P4=0C1C2C4其位数与增添的检测位有关，奇校验？不出错P1=1357=0无错P2=2367=1有错P4=4567=1有错∴P4P2P1=110第6位出错，可纠正为0100101，故要求传送的信息为

0101。纠错过程如下例4.5解：

已知接收到的汉明码为0100111（按配偶原则配置）试问要求传送的信息是什么?

练习2P4=4567=1P2=2367=0P1=1357=0∴P4P2P1=100第4位错，可不纠写出按偶校验配置的汉明码0101101的纠错过程练习3按配奇原则配置0011的汉明码按配奇原则配置1100101的汉明码配奇原则：0101011七、提高访存速度的措施采用层次结构：Cache–主存采用高速器件调整主存结构1.单体多字系统一次取出多个字，提高带宽2.多体并行系统多个性能相同的模块或并行工作，或交叉工作。3.相联存储器3.高性能存储芯片(1)SDRAM(同步DRAM)在系统时钟的控制下进行读出和写入CPU无须等待(2)RDRAM由Rambus开发，主要解决存储器带宽问题(3)带Cache的DRAM在DRAM的芯片内集成了一个由SRAM

组成的Cache

，有利于猝发式读取

4.3高速缓冲存储器一、概述1.问题的提出避免CPU“空等”现象CPU和主存（DRAM）的速度差异缓存CPU主存容量小速度高容量大速度低程序访问的局部性原理程序局部性概念：a)时间局部性：在最近的未来要用到的信息很可能是现在正在使用的信息，这是由程序循环造成的，即循环中的语句要被重复执行。b)空间局部性：在最近的未来要用到的信息很可能与现在正在使用的信息在程序空间上相邻或相近，这是由于指令通常是顺序执行的。2.功能：解决CPU和主存之间的速度不匹配问题一般采用高速的SRAM构成。CPU和主存之间的速度差别很大采用两级或多级Cache系统早期的一级Cache在CPU内，二级在主板上全由硬件调度，对用户透明二.Cache的工作原理Cache和主存的编址Cache的性能指标Cache的基本结构命中率h：命中与未命中平均访问时间ta系统的效率e

地址映像读写策略替换方法1、主存和缓存的编址主存和缓存按块存储，块的大小相同B

为块长~~~~……主存块号主存储器012m－1字块0字块1字块M－1主存块号块内地址m位b位n位M块B个字缓存块号块内地址c位b位C块B个字~~~~……字块0字块1字块C－1012c－1标记Cache缓存块号2、缓存Cache的性能指标（1）命中率：命中与未命中在一个程序执行期间，设Nc表示cache完成存取的总次数（命中），Nm表示主存完成存取的总次数（未命中），h定义为命中率。则有：命中：主存块与缓存块建立了对应关系，用标记记录与某缓存块建立了对应关系的主存块号。未命中：主存块未调入缓存，主存块与缓存块未建立对应关系。(2)平均访问时间tc：命中时的Cache访问时间tm：未命中时的主存访问时间1-h表示未命中率，(3)Cache–主存系统的效率例：CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。命中率：H=Ne/(NC+Nm）=3800/(3800+200)=0.95访问效率：e=83.3%平均访问时间：ta=60ns已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求存储器存取周期是多少？cache命中率是多少？3.Cache的基本结构Cache替换机构Cache存储体主存Cache地址映射变换机构由CPU完成(1)Cache的读写操作读

访问Cache取出信息送CPU

访问主存取出信息送CPU将新的主存块调入Cache中执行替换算法腾出空位

结束命中？Cache满？CPU发出访问地址

开始是否是否地址映像(1)Cache的读写操作写Cache和主存的一致性写写直达法（Write–through）写回法（Write–back）写操作时数据既写入Cache又写入主存写操作时间就是访问主存的时间

写操作时只把数据写入Cache而不写入主存当Cache数据被替换出去时才写回主存,写操作时间就是访问Cache的时间.（2）Cache–

主存的地址映射无论选择那种映射方式，都要把主存和cache划分为同样大小的“块”。选择哪种映射方式，要考虑：硬件是否容易实现，地址变换的速度是否快主存装入一块时，发生冲突的概率以下我们介绍三种映射方法全相联映像直接映像组相联映像

字块2m－1

字块2c+1

字块2c+1－1

字块2c

+1

字块2c

字块2c－1

字块1字块0………主存储体字块1

标记字块0

标记字块2c－1标记Cache存储体t位012c－1…字块字块地址主存字块标记t

位c

位b

位主存地址比较器（t位）=≠不命中有效位=1？*m位

Cache内地址否是命中1.直接映射每个缓存块

i

可以和若干个主存块对应每个主存块

j

只能和一个缓存块对应i=j

mod

C

字块2c+1

字块2c字块0字块02.全相联映射主存中的任一块可以映射到缓存中的任一块字块2m－1字块2c－1字块1

字块0……字块2c－1字块1字块0…标记标记标记主存字块标记

字块内地址主存地址m=t+c

位b位m

=

t+cCache存储器主存储器

字块0字块2m－1字块2c-r+1

字块2c-r+

1字块2c-r字块2c-r

－

字块1字块0………字块3标记字块1标记字块2c－1标记字块2标记字块0标记字块2c－2标记…………字块内地址组地址主存字块标记s=t+r

位q=

c－r

位b

位组012c-r－1主存地址Cache主存储器m

位共Q

组，每组内两块（r=1)1某一主存块

j

按模Q

映射到缓存的第i

组中的任一块i=j

mod

Q直接映射全相联映射3.组相联映射字块0字块1字块0字块2c-r字块2c-r+1小结某一主存块只能固定映射到某一缓存块直接全相联组相联某一主存块能映射到任一缓存块某一主存块只能映射到某一缓存组中的任一块不灵活成本高（3）替换算法先进先出算法FIFO 随机算法RAND先进后出算法FILO 替换最近最少使用的块算法LRU三、Cache的改进(1)增加Cache的级数片载（片内）Cache片外Cache(2)统一缓存和分立缓存指令Cache数据Cache与主存结构有关与指令执行的控制方式有关是否流水Pentium8K指令Cache8K数据CachePowerPC62032K指令Cache

32K数据Cache本章小结对存储器的要求是容量大、速度快、成本低。为了解决了这三方面的矛盾，计算机采用多级存储体系结构，即cache、主存和外存。半导体存储器分为RAM和ROM。RAM又分为SRAM和DRAM；两者的区别?动态刷新的3种方法。EOM又分为哪些有什么区别？主存：由DRAM实现。主存技术指标有存储容量、存取时间、存储周期、存储器带宽。主存容量的扩展，主存的校验：汉明码。cache是一种高速缓冲存储器。cache的结构，主要性能指标：命中率。与主存之间如何进行数据交换：读操作（命中率）、写操作、地址映像、替换策略、5.半导体静态存储器SRAM的存储原理是（）。

A.依靠双稳态触发器电路B.依靠定时刷新C.依靠读后再生D.信息不再变化6.CPU能直接访问（）和（），但不能直接访问磁盘和光盘。

A.主存B.辅存C.软盘D.闪存E.cache7.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为()A.64，16B.16，64C.64，8D.16，61.设CPU有20根地址线和16根数据线，CPU按字节访问和按字访问的地址范围各是多少？2.设某个存储器存储字长为32位，存取周期为200ns。求存储器带宽。假设某数据总线宽度为32位，总线传输周期为50ns，求总线传输率。3.DRAM为什么要刷新，刷新的方式有几种？1．EPROM是指()A．随机读写存储器B．只读存储器C．可擦除可编程的只读存储器D．可编程的只读存储器2.若内存按字节编址，用存储容量为32KX8比特的存储器芯片构成地址编号A0000H至DFFFFH的内存空间，则至少需要(

)片。3.写出1100（按配偶原则）对应的汉明码。4.已知接收到的汉明码（按配偶原则配置）为1100100，检查该代码是否出错？第几位出错？写出欲传送代码。1.在主存和CPU之间增加cache存储器的目的是()

A.增加内存容量B.提高内存的可靠性C.解决CPU与内存之间的速度匹配问题D.增加内存容量，同时加快存取速度2.直接映射cache的优点是实现简单。这种方式的缺点是（）A它比其他cache映射方式价格更贵B如果使用中的2个或多个块映射到cache同一行，命中率则下降C它的存取时间大于其它cache映射方式Dcache中的块数随着主存容量增大而线性增加3.