数字电子技术基础全套课件

数字电子技术基础全套课件第1章数制与编码1.1模拟信号与数字信号1.1.1模拟信号与数字信号的概念

模拟（analog）信号信号的幅度量值随着时间的延续（变化）而发生连续变化。用以传递、加工和处理模拟信号的电子电路被称为模拟电路。数字（digital）信号信号的幅度量值随着时间的延续（变化）而发生不连续的，具有离散特性变化用于处理数字信号的电路，如传送、存储、变换、算术运算和逻辑运算等的电路称为数字电路。1.1.2数字电路与模拟电路的区别

电路类型

数字电路模拟电路

研究内容

输入信号与输出信号间的逻辑关系如何不失真地进行信号的处理

信号的

特征

时间上离散，但在数值上是单位量的整数倍

在时间上和数值上是连续变化的电信号

分析方法

逻辑代数图解法，等效电路，分析计算数值时间100数值0时间表1-1数字电路与模拟电路的主要区别1.1.3

数字电路的特点

(1)稳定性好，抗干扰能力强。(2)容易设计，并便于构成大规模集成电路。(3)信息的处理能力强。(4)精度高。(5)精度容易保持。(6)便于存储。(7)数字电路设计的可编程性。(8)功耗小。1.2数字系统中的数制1.2.1

十进制数表述方法

特点1.在每个位置只能出现（十进制数）十个数码中的一个。2.低位到相邻高位的进位规则是“逢十进一”，故称为十进制。3.同一数码在不同的位置(数位)表示的数值是不同的。（1-1）1.2.2

二进制数表述方法

（1-2）如将(11010.101)2

写成权展开式为：1.2.2

二进制数表述方法

二进制的加法规则是：0+0=0，1+0=10+1=1，1+1=10二进制的减法规则是：0–0=0，0–1=1（有借位）1–0=1，1–1=0二进制的乘法规则是：0×0=0，1×0=00×1=0，1×1=1二进制数除法：11110÷101=110同样可以用算式完成：1.2.3十六进制数表述方法

十六进制数采用0、1、2、3、4、5、6、7、8、9和A、B、C、D、E、F十六个数码。10

11

12

13

14

15（1-3）(7F9)16＝7×162+F×161+9×1601.2.4八进制数表述方法

八进制数的基数是8，它有0、1、2、3、4、5、6、7共八个有效数码。（1-4）1.3不同数制间的转换1.3.1十六进制、二进制数与十进制数间的转换

从小数点开始向左按四位分节，最高位和低位不足四位时，添0补足四位分节，然后用一个等值的十六进制数代换。转换二进制数十六进制数转换二进制数十六进制数将每个十六进制数用4位二进制来书写，其最左侧或最右侧的可以省去。转换二进制数十进制数通常采用基数乘除法。转换二进制数十进制数将对应的二、十六进制数按各位权展开，并把各位值相加。1.3.1十六进制、二进制数与十进制数间的转换

【例1-1】将二进制数(110101．101)2转换为十进制数。解：(110101．101)2

＝1×25+l×24+0×23+1×22+0×21+l×20+1×2-1+0×2-2+1×2-3

＝32+16+0+4+0+1+0.5+0+0.125

＝(53．625)D【例1-2】将十六进制数(4E5.8)H转换为十进制数。解：(4E5.8)H＝4×(16)2+E×(16)1+5×(16)0+8×(16)-1

＝4×256+14×16+5×1+8×(1/16)

＝(1253.5)D1.3.2

十进制数转换为二进制、十六进制数【例1-3】

将(59.625)D转换为二进制数。解：整数部分2|59余数2|29……1低位2|14……12|7

……0（反序）2|3

……12|1

……0

0

……1高位小数部分0.625整数×21.250………1高位0.250×20.500

………0（顺序）×21.000

………1低位即(59.625)D=（101011.101)B1.3.2

十进制数转换为二进制、十六进制数【例1-4】将十进制数（427.34357)D转换成十六进制数。解：整数部分16|427余数16|26………11低位16|1

………10（反序）

0………1高位小数部分0.34357整数×

165.50000………5

高位0.50000（顺序）×

168.00000

………8低位即（427.34357)D=（1AB.58)161.3.3二进制数与十六进制数之间的相互转换【例1-5】将二进制数（10110101011.100101)B转换成十六进制数。

解：因为10110101011.100101=0101

1010

1011.1001

0100 ↓↓↓↓↓5AB94所以（10110101011.100101)B=（5AB.94)H1.3.3二进制数与十六进制数之间的相互转换【例1-6】将十六进制数（75E.C6)H转换成二进制数。解：将每位十六进制数写成对应的四位二进制数（75E.C6)H=（011101011110.11000110)B=（11101011110.1100011)B

1.3.3二进制数与十六进制数之间的相互转换【例1-7】将八进制数（5163)O转换成二进制数。

解：将每位八进制数码分别用三位二进制数表示，转换过程如下(5163)O=(101

001

110

011)2=(101001110011)2

八进制转二进制规则是，将每位八进制数码分别用三位二进制数表示，并在这个0和1构成的序列去掉无用的前导0即得。1.4数字系统中数的表示方法与格式1.4.1十进制编码

1.8421BCD码

在这种编码方式中，每一位二进制代码都代表一个固定的数值，把每一位中的1所代表的十进制数加起来，得到的结果就是它所代表的十进制数码。由于代码中从左到右每一位中的1分别表示8、4、2、1（权值），即从左到右，它的各位权值分别是8、4、2、1。所以把这种代码叫做8421码。8421BCD码是只取四位自然二进制代码的前10种组合。1.4.1十进制编码

2.2421码

从左到右，它的各位权值分别是2、4、2、1。与每个代码等值的十进制数就是它表示的十进制数。在2421码中，0与9的代码、1与8的代码、2与7的代码、3与6的代码、4与5的代码均互为反码。

3.余3码余3码是一种特殊的BCD码，它是由8421BCD码加3后形成的，所以叫做余3码。表1-2三种常用的十进制编码十进制数8421码（BCD码）2421码余3码0000000000011100000001010020010001001013001100110110401000100011150101101110006011011001001701111101101081000111010119100111111100111110101111111010011110110110001101001001111100000101101011000001011010不用的代码（伪码）1.4.1十进制编码

4.格雷码●二进制码到格雷码的转换（1）格雷码的最高位（最左边）与二进制码的最高位相同。（2）从左到右，逐一将二进制码的两个相邻位相加，作为格雷码的下一位（舍去进位）。（3）格雷码和二进制码的位数始终相同。●格雷码到二进制码的转换（1）二进制码的最高位（最左边）与格雷码的最高位相同。（2）将产生的每个二进制码位加上下一相邻位置的格雷码位，作为二进制码的下一位（舍去进位）。1.4.1十进制编码

表1-3四位格雷码十进制数二进制码格雷码十进制数二进制码格雷码0000000008100011001000100019100111012001000111010101111300110010111011111040100011012110010105010101111311011011601100101141110100170111010015111110001.4.1十进制编码

【例1-8】

把二进制数1001转换成格雷码。解：二进制数到格雷码的转换1.4.1十进制编码

【例1-9】把格雷码0111转换成二进制数。解：格雷码到二进制数的转换1.4.2十进制数的BCD码表示方法【例1-10】

求出十进制数972.6510的8421BCD码。解：将十进制数的每一位转换为其相应的4位BCD码。那么十进制数972.65就等于：

8421BCD码：1001

0111

0010.0110

01018421BCD，即972.6510=100101110010.011001018421BCD

十进制972.65十进制972.65BCD100101110010.011001011.4.2十进制数的BCD码表示方法【例1-11】用余3码对十进制数N=567810进行编码。解：首先对十进制数进行8421BCD编码，然后再将各的位编码加3即可得到余3码。十进制972.655678↓↓↓↓0101011001111000↓↓↓↓1000100110101011所以有：N=567810=1000100110101011余31.4.3字母数字码【例1-12】一组信息的ASCII码如下，请问这些信息是什么？1001000100010110011001010000解：

把每组7位码转换为等值的十六进制数，则有：

48454C50以此十六进制数为依据，查表1-4可确定其所表示的符号为：HELP

1.4数字系统中数的表示方法与格式1.4.3字母数字码十进制972.65位765位4321

表1-4美国信息交换标准码（ASCII码）表位765位43210000010100111001011101110000NULDLESP0@P`p0001SOHDC1!1AQaq0010STXDC2”2BRbr0011ETXDC3#3CScs0100EOTDC4$4DTdt0101ENQNAK%5EUeu0110ACKSYN&6FVfv0111BELETB’7GWgw1000BSCAN(8HXhx1001HTEM)9IYiy1010LFSUB*:JZjz1011VTESC+;K[k{1100FFFS,<L]l|1101CRGS-=M\m}1110SORS.>N^n~1111SIUS/?O_oDEL1.4.4码制

十进制972.651.原码表示法十进制的+37和-37的原码可分别写成：十进制数+37-37二进制原码01001011100101↑↑

符号位符号位小数+53.625和-53.625的原码可分别写成：十进制数+53.625-53.625二进制原码0110101.10111101010.101↑↑

符号位符号位因此，整数原码的定义为：1.4.4码制

2.反码表示法

【例1-13】用四位二进制数表示十进制数+5和-5的反码。解：

可以先求十进制数所对应二进制数的原码，再将原码转换成反码。十进制数+5–5二进制原码01011101二进制反码01011010↑↑

符号位符号位即[+5]反=0101，[-5]反=1010。

1.4.4码制

十进制972.653.补码表示法（1）整数补码的定义：【例1-14】用四位二进制数表示+5和-5的补码。解：解题的过程三步：先求十进制数所对应二进制数的原码，再将原码转换成反码，然后将反码变为补码。十进制数+5–5二进制原码01011101二进制反码01011010二进制补码01011010+1=1011↑↑

符号位符号位即[+5]补=0101，[-5]补=1011。（1）整数补码的定义：十进制972.65（1）整数补码的定义：3.补码表示法表1-5四位有符号数的表示b3b2b1b0原码反码补码b3b2b1b0原码反码补码0111+7+7+71000-0-7-80110+6+6+61001-1-6-70101+5+5+51010-2-5-60100+4+4+41011-3-4-50011+3+3+31100-4-3-40010+2+2+21101-5-2-30001+1+1+11110-6-1-20000+0+0+01111-7-0-1（1）整数补码的定义：【例1-15】求二进制数x=+1011，y=-1011在八位存贮器中的原码、反码和补码的表示形式。解：

无论是原码、反码和补码形式，八位存贮器的最高位为符号位，其它位则是数值部分的编码表示。在数值部分中，对于正数，原码、反码和补码各位相同，而对于负数，反码是原码的按位求反，补码则是原码的按位求反加1。所以，二进制数x和y的原码、反码和补码分别表示如下：

[x]原码

=00001011，[x]反码

=00001011，[x]补码

=00001011[y]原码

=10001011，[y]反码

=11110100，[y]补码

=11110101（1）整数补码的定义：【例1-16】求X=－1001010的补码。解：

[x]补=28+(-1001010)=100000000-1001010=10110110。

（1）整数补码的定义：（2）定点小数(二进制小数)补码的定义

二进制小数的补码定义为

【例1-17】求X1=+0.1011011和X2=－0.1011011的补码。解：

[X1]补=0.1011011[X2]补=2+(-0.1011011)=10-0.1011011=1.01001011.4.5用补码进行二进制数计算

1.原码运算原码中的符号位不参加运算。同符号数相加作加法；不同符号数相加作减法。2.补码运算

运算时符号位和数值一起参加运算，不单独处理。[X＋Y]补＝[X]补＋[Y]补；[X－Y]补＝[X]补＋[－Y]补。3.反码运算运算时符号位与数值一起参加运算，如果符号位产生了进位，则此进位应加到和数的最低位，称为循环进位。[X＋Y]反＝[X]反＋[Y]反；[X－Y]反＝[X]反＋[－Y]反。

1.4.5用补码进行二进制数计算

【例1-18】设X=+1011101,Y=+0011010,求Z=X-Y。解：(1)原码运算[X]原=01011101，[Y]原=00011010因为|X|＞|Y|,所以X作被减数，Y作减数，差値为正。01011101-0001101001000011即[Z]原=01000011,其真値为Z=+1000011。1.4.5用补码进行二进制数计算

【例1-18】设X=+1011101,Y=+0011010,求Z=X-Y。解：

（2）反码运算

[X]反=01011101，[Y]反=11100101即[Z]原=01000011,其真値为Z=+1000011。110000101+01000010(1)10100111+101110101.4.5用补码进行二进制数计算

【例1-18】设X=+1011101,Y=+0011010,求Z=X-Y。解：

（3）补码运算[X]补=01011101，[Y]补=11100110

即[Z]补=01000011,其真値为Z=+1000011。

舍弃01011101+11100110(1)01000011

本章小结0和10~2N-10~70~9，A~F二进制（八进制或十六进制）到十进制转换八进制二进制转换二进制八进制（或十六进制）

转换转换十进制二进制、八进制、十六进制八进制十六进制转换编码

代码BCD码

余3码

格雷码

ASCII码BCD码

原码

反码

补码

第2章逻辑门功能及其电路特性2.1基本逻辑门

2.1.1逻辑代数的三种基本运算模型图2-1与、或、非逻辑说明示例2.1基本逻辑门

亮闭合闭合灭断开闭合灭闭合断开灭断开断开灯Y开关B开关A表2-1与逻辑功能表亮闭合闭合亮断开闭合亮闭合断开灭断开断开灯Y开关B开关A表2-2或逻辑功能表灭闭合亮断开灯Y开关A表2-3非逻辑功能表2.1.2基本逻辑代数与逻辑符号运算符号“·”“+”非运算符号“ˉ”1+1=11·1=11+0=11·0=00+1=10·1=00+0=00·0=0非运算或运算与运算A+A=AA·A=AA+1=1A·1=A

A+0=AA·0=0非运算或运算与运算2.1.2基本逻辑代数与逻辑符号（a）矩形轮廓图形符号(b)特定外型的图形符号

&ABABABYYYYYYABAA与或非非或与≥11图2-2与、或、非的图形符号2.1.2基本逻辑代数与逻辑符号图2-33输入和8输入与门图2-43输入或门和8输入或门2.1.2基本逻辑代数与逻辑符号ABABYABY图2-52输入与门及其输入和输出波形(a)输入波形(b)2输入与门(c)输出波形2.1.2基本逻辑代数与逻辑符号ABABYABY图2-62输入或门及其输入和输出波形(a)输入波形(b)2输入与门(c)输出波形2.1.2基本逻辑代数与逻辑符号图2-7非门及其输入和输出波形AAYAY(a)输入波形(b)非门(c)输出波形2.2其他逻辑门及表述2.2.1与非门(a)与门和非门组合(b)与非门ABY图2-8二输入与非门的图形符号其输出与输入之间的逻辑关系表达式为：2.2.1与非门(a)输入波形(b)与非门(c)输出波形011101110100BA表2-7

“与非”门真值表ABABYABY图2-92输入与非门的输入/输出波形2.2.2或非门图2-10或非门的逻辑符号(a)或门和非门组合(b)或非门ABY输出与输入之间的逻辑关系可表达式为：图2-11或非门的输入输出波形表2-8“或非”门真值表AB0010101001102.2.2或非门(a)输入波形(b)或非门(c)输出波形ABABYABY2.2.3异或门图2-12二输入异或门的逻辑符号ABY相应的逻辑表达式为：或表示为图2-13异或门的输入输出波形2.2.3异或门011101110000BA表2-9

二输入“异或”门真值表BAYÅ=(a)输入波形(b)异或门(c)输出波形ABABYABY2.2.4同或门图2-14二输入同或门的逻辑符号ABY二变量同或运算的逻辑表达式为:Y=A⊙B

图2-15同或门的输入输出波形2.2.4同或门表2-10

二变量“同或”门真值表ABY=A⊙B001010100111(a)输入波形(b)同或门(c)输出波形ABABYABY2.3其他辅助门电路

2.3.1三态门图2-16三态门(a)高电平使能(b)低电平使能YENAAYEN逻辑功能可表达为：当EN=1时（EN输入为高电平时），Y=A，即Y直接输出来自A的信号；而当EN=0时，Y呈高阻态，即等同于断开状态，可表述为：Y=Z。逻辑功能可表达为：当EN=0时（EN输入为低电平时），三态门工作，即Y=A，而当EN=1时，Y=Z。2.3.1三态门图2-17三态与非门的逻辑符号(a)控制端高电平有效(b)控制端低电平有效ABENYABENY1高阻态Zxx0YBAEN输出端数据使能端表2-11EN高电平有效型三态与非门的简化真值表BAY×=2.3.1三态门图2-18三态门用于总线传输图2-19用三态门实现数据双向传输A1B1EN1A2B2EN2数据总线AnBnENnABENG2G12.3.2集电极开路逻辑门图2-20OC与非门的开关级描述FAB图2-21OC与非门的逻辑符号2.3.2集电极开路逻辑门1.实现线与功能图2-22OC与非门构成的线与逻辑电路CD+5VFRPABF1F2逻辑表达式:1KΩ+5VGHEFCDABY图2-23四OC门四个OC门线与的输出表达式：Y=A·B·C·D·E·F·G·H2.3.2集电极开路逻辑门2.实现电平转换VOABRP+10V图2-24实现电平转换2.3.2集电极开路逻辑门3.用做驱动器图2-25驱动发光二极管ABRP+5V2.4集成电路逻辑门

2.4.1逻辑门及其基本结构与工作原理图2-26NMOS晶体管的图形符号(a)NMOS晶体管(b)NMOS晶体管的两种简化符号2.4.1逻辑门及其基本结构与工作原理图2-27PMOS晶体管的图形符号(a)PMOS晶体管(b)PMOS晶体管的两种简化符号2.4.1逻辑门及其基本结构与工作原理(a)MOS反相器结构(b)MOS反相器另一种表示法1.CMOS反相器（CMOS非门）工作原理图2-28CMOS反相器的开关模型2.4.1逻辑门及其基本结构与工作原理2.CMOS或非门工作原理图2-29CMOS或非门2.CMOS或非门工作原理图2-30CMOS或非门的等效开关模型2.4.1逻辑门及其基本结构与工作原理2.4.1逻辑门及其基本结构与工作原理3.CMOS与非门工作原理STP1A

负载管并联（并联开关）

驱动管串联（串联开关）BYSTP2STN1

STN2VDD

图2-31CMOS与非门3.CMOS与非门工作原理图2-32CMOS与非门的开关模型(a)输入均为高电平(b)输入中有一个高电平(c)输入均为低电平2.4.1逻辑门及其基本结构与工作原理2.4.2TTL集成电路逻辑门及同类CMOS器件系列TTL门电路74（民用）系列54（军用）系列子系列子系列74：标准TTL（StandardTTL）。

74L：低功耗TTL（Low-powerTTL）。

74S：肖特基TTL（SchottkyTTL）。

74AS：先进肖特基TTL（AdvancedSchottkyTTL）。

74LS：低功耗肖特基TTL（Low-powerSchottkyTTL）。

74ALS：先进低功耗肖特基TTL（AdvancedLow-powerSchottkyTTL）2.4.2TTL集成电路逻辑门及同类CMOS器件系列74L74ALS 74LS74AS7474S最小最大74AS74S74ALS74LS7474L最快最慢TTL系列功耗TTL系列速度表2-13TTL系列速度及功耗的比较表2-1454系列与74系列的比较系列电源电压（V）环境温度（℃）544.5~5.5－55~+125744.75~5.250~702.4.3集成电路门的性能参数1.器件的工作电源电压TTL集成电路的标准直流电源电压为5V，最低4.5V，最高5.5V。2.逻辑器件的输入/输出逻辑电平数字集成电路分别有四种不同的输入/输出逻辑电平。2.逻辑器件的输入/输出逻辑电平标准TTL电路则有：定义为逻辑0的低电平输入电压范围VIL：0~0.8V。定义为逻辑1的高电平输入电压范围VIH：2~5V。定义为逻辑0的低电平输出电压范围VOL：不大于0.3V。定义为逻辑1的高电平输出电压范围VOH：不小于2.4V。5VCMOS电路：定义为逻辑0的低电平输入电压范围VIL：0~0.5V。定义为逻辑1的高电平输入电压范围VIH：2.5~5V。定义为逻辑0的低电平输出电压范围VOL：不大于0.1V。定义为逻辑1的高电平输出电压范围VOH：不小于4.4V。2.逻辑器件的输入/输出逻辑电平图2-33标准TTL门的输入/输出逻辑电平3．逻辑信号传输延迟时间图2-34tPHL和tPLH的定义4.集成逻辑电路的扇入和扇出系数图2-35两种逻辑状态中的电流和电压IOHLowLow输出高电平VOHVIHIIH驱动门＋＋－－负载门IOLHighHigh输出低电平VOLVILIIL驱动门＋＋－－负载门4.集成逻辑电路的扇入和扇出系数【例2-1】已知74ALS00的电流参数为IOL(max)=8mA，IIL（max）=0.1mA，IOH（max）=0.4mA，IIH（max）=20A。求一个74ALS00与非门输出能驱动多少个74ALS00与非门的输入。解：首先考虑低电平状态。在低电平状态下得到能被驱动的输入个数：2.4.3集成电路门的性能参数5.集成逻辑门器件的功耗功耗2.4.4TTL与CMOS集成电路的传统接口技术表2-15TTL门与CMOS门的连接条件驱动门负载门VOH(min)＞VIH(min)VOL(max)＜VIL(max)IOH＞IIHIOL＞IIL2.4.4TTL与CMOS集成电路的传统接口技术RTTLCMOS+5V图2-36TTL驱动门与CMOS负载门的连接2.4.5CMOS与TTL逻辑器件的封装图2-3774LS00引脚配置及DIP封装外形图逻辑门本章小结

逻辑运算与、或、非运算逻辑符号、逻辑表达式和真值表高电平复合逻辑运算与非运算、或非运算、异或及同或运算与非门异或门同或（异或非）门“线与”功能集成电路（IC）TTL系列CMOS系列扇出系数对数字IC的理解重点在于它们的输出与输入之间的逻辑关系和外部电气特性。可编程逻辑器件实验

1、集成电路TTL和CMOS器件的逻辑功能和性能参数测试。根据2.4节的原理，分别测试下列TTL器件和CMOS器件的功能和性能参数。（1）．测试74LS08（二输入端四与门）的逻辑功能（2）．测试74LS32（二输入端四或门）的逻辑功能（3）．测试74LS04（六反相器）的逻辑功能（4）．测试74LS00（二输入端四与非门）的逻辑功能（5）．测试74LS86（二输入端四异或门）的逻辑功能（6）．测试CD4002（四输入端二或非门）的逻辑功能（7）．测试CD4011（二输入端四与非门）的逻辑功能实验

图2-5174LS00和CD4011四与非门1234567141312111098VDDVSS图2-5274LS08四与门图2-53CD4002二或非门实验

图2-5474LS04六非门图2-5574LS32四或门图2-5674LS86四异或门实验

测试内容：（1）逻辑功能测试：在输入端输入高、低电平信号的不同组合，测出相应的输出逻辑电平。（2）集成电路门的性能参数；分别测试标准TTL门和CMOS门的输入/输出逻辑电平。（3）比较标准TTL器件和CMOS器件的性能特点，总结与门、或门、非门、与非、或非门、异或的逻辑规律。完成实验报告。第3章逻辑函数运算规则及化简3.1概述逻辑函数的表示方法如下：设输入逻辑变量为A、B、C、

…，输出逻辑变量为F。当A、B、C、

…的取值确定后，F的值就被唯一的确定下来，则称F是A、B、C、…

的逻辑函数，记为：

F=f（A，B，C，

…）

逻辑变量和逻辑函数的取值只能是0或1，没有其它中间值。

逻辑函数真值表逻辑表达式逻辑图波形图和卡诺图3.2逻辑代数的运算规则

3.2.1逻辑代数基本公理

公理1：设A为逻辑变量，若A≠0，则A＝1；若A≠l，则A＝0。这个公理决定了逻辑变量的双值性。在逻辑变量和逻辑函数中的0和1，不是数值的0和1，而是代表两种逻辑状态。公理2：。式中点表示逻辑与，在用文字表述时常省略；加号表示逻辑或。公理3：。公理4：。。公理5：；。3.2.2逻辑代数的基本定律

（1）0-1律：。（2）自等律：。（3）重叠律：。（4）互补律：。（5）还原律：。（6）交换律：。（7）结合律：。

以上各定律均可用公理来证明，方法是将逻辑变量分别用0和1代入，所得的表达式符合公理2至公理5。3.2.2逻辑代数的基本定律

（8）分配律：加（逻辑或）对乘（逻辑与）的分配律证明如下：

3.2.2逻辑代数的基本定律

（9）吸收律：

证明：

(10)等同律：

证明：

3.2.2逻辑代数的基本定律

（11）反演律（摩根定理）

采用真值表法证明，反演律成立。000011001101001110111100BAA·

B3.2.2逻辑代数的基本定律

（12）包含律：

3.2.3摩根定理（1）逻辑变量“与”运算后取反等于各个逻辑变量分别取反的“或”运算。用公式表示如下：（2）逻辑变量“或”运算后取反等于各个逻辑变量分别取反的“与”运算。用公式表示如下：

上述两个定理也适用于多个变量的情形，如：3.2.3摩根定理【例3-1】应用摩根定理化简逻辑函数

解：反复应用摩根定理可得：3.2.4逻辑代数的基本规则

1．代入规则例:

A（B+C）=AB+AC，等式中的C都用（C+D）代替，该逻辑等式仍然成立，即

A（B+（C+D））=AB+A（C+D）

任何一个含有变量A的逻辑等式，如果将所有出现A的位置都代之以同一个逻辑函数F，则等式仍然成立。3.2.4逻辑代数的基本规则

2．反演规则

对于任何一个逻辑表式F，若将其中所有的与“·

”变成或“+”，“+”换成“·

”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到的结果就是。

原则：

(1)

注意保持原函数中的运算符号的优先顺序不变。

【例3-2】已知逻辑函数，试求其反函数。解：而不应该是2．反演规则

原则：

(2)

不属于单个变量上的反号应保留不变。或不属于单个变量上的反号下面的函数当一个变量处理。【例3-3】已知,求。解法一：解法二：3．对偶规则

对于任何一个逻辑表达式F，如果将式中所有的“·

”换成“+”，“+”换成“·

”，“0”换成“1”，“1”换成“0”，而变量保持不变，原表达式中的运算优先顺序不变。那么就可以得到一个新的表达式，这个新的表达式称为F的对偶式F*。

【例3-4】已知，求。解：【例3-5】已知，求。解：3．对偶规则

对偶式的两个重要性质：性质1：若F（A，B，C，···）=G（A，B，C，···），则F*=G*性质2：（F*）*=F

【例3-6】证明函数是一自对偶函数。证明：

3.3逻辑函数表述方法

3.3.1逻辑代数表达式3.3.2逻辑图表述

【例3-7】分析图3-1逻辑图的逻辑功能。解：由图可知

ABSC图3-1例3-7的逻辑图3.3.3真值表表述

【例3-8】

列出函数Y=AB+BC+CA的真值表。解：

表3-2例3-8的真值表ABCY00000010010001111000101111011111

从真值表中可以看出，这是一个多数表决通过的逻辑函数，当输入变量A、B、C中有两个或两个以上为1时，输出变量Y为1。3.3.4卡诺图表述(a)2变量卡诺图(b)3变量卡诺图(c)4变量卡诺图图3-22、3、4变量的卡诺图

m20m21m23m22m18m19m17m1610m28m29m31m30m26m27m25m2411m12m13m15m14m10m11m9m801m4m5m7m6m2m3m1m000100101111110010011001000CDEAB图3-35变量的卡诺图3.4逻辑函数的标准形式

3.4.1最小项表述1．最小项的定义

设有n个变量，它们所组成的具有n个变量的“与”项中，每个变量以原变量或反变量的形式出现一次，且仅出现一次，则这个乘积项称为最小项。2．最小项的性质(a)对于任何一个最小项，只有对应的一组变量取值，才能使其值为“1”。(b)相同变量构成的两个不同最小项逻辑“与”为“0”。(c)n个变量的全部最小项之逻辑“或”为“1”，即：(d)某一个最小项不是包含在逻辑函数F中，就是包含在反函数中。n个变量构成的最小项有n个相邻最小项。例，与是相邻最小项。

3.4.2最大项表述

1．最大项的定义设有n个变量，它们所组成的具有n个变量的“或”项中，每个变量以原变量或反变量的形式出现一次，且仅出现一次，这个“或”项称为最大项。

2．最大项的性质(a)对于任何一个最大项，只有对应的一组变量取值，才能使其值为“0”。例，只有变量ABCD=0000时（每一变量都为0时），才有A+B+C+D为“0”。(b)相同变量构成的任何两个不同最大项逻辑“或”为“1”。例，M4+M6=(c)n个变量的全部最大项之逻辑“与”为“0”，即：(d)某一个最大项不是包含在逻辑函数F中，就是包含在反变量中。(e)n个变量构成的最大项有n个相邻最大项。例，与是相邻最大项。

3．最小项与最大项的关系下标i相同的最小项与最大项互补，即。例如，，即为：。

3.4.3标准与或表达式

【例3-9】将展开为最小项之和的形式。

【例3-10】将写成标准与或表达式。

。

3.4.4标准或与表达式

【例3-11】将=Σm（0，2，3，6）展开为最大项之积的形式。

【例3-12】将写成标准或与表达式。3.4.5两种标准形式的相互转换

对于一个n变量的逻辑函数F，若F的标准与或式由K个最小项相或构成，则F的标准或与式一定由个最大项相与构成，并且对于任何一组变量取值组合对应的序号i，若标准与或式中不含mi，则标准或与式中一定含Mi。【例3-13】将标准与或表达式表示为标准或与表达式。3.4.6逻辑函数表达式与真值表的相互转换1．由真值表求对应的逻辑函数表达式

M7M6M5M4M3M2M1M0m0m1m2m3m4m5m6m701110100000001010011100101110111最大项最小项FABC表3-3真值表3.4.6逻辑函数表达式与真值表的相互转换2．由逻辑函数表达式求对应的真值表

步骤

在真值表中列出输入变量二进制值的所有可能取值组合将逻辑函数的与或（或与）表达式转换为标准与或（或与）形式

将构成标准与或（或与）形式的每个最小项（最大项）对应的输出变量处填上1（0），其它填上0（1）：111；：110；:011在真值表中，输入变量二进制值111、110、011对应的输出变量处填上1，其它填上0即得该函数的真值表。例，3.5逻辑代数化简法

3.5.1并项化简法

【例3-14】化简

【例3-15】化简

【例3-16】化简

3.5.2吸收化简法【例3-17】化简

【例3-18】化简

【例3-19】化简

3.5.3配项化简法

【例3-20】化简

【例3-21】化简

方法①

3.5.3配项化简法

【例3-22】化简

方法②Ａ＋Ａ＝Ａ

3.5.4消去冗余项化简法【例3-23】化简

【例3-24】化简

【例3-25】化简

3.5.4消去冗余项化简法【例3-26】化简

3.5.4消去冗余项化简法【例3-27】化简

解：(1)先求出F的对偶函数，并对其进行化简：

(2)求的对偶函数，便得F的最简或与表达式:

3.6卡诺图化简法

3.6.1与或表达式的卡诺图表示

【例3-28】用卡诺图表示下面的标准与或表达式：101010111001000010CDABABCABCABC图3-4标准与或表达式的卡诺图解：3.6.1与或表达式的卡诺图表示

【例3-29】用卡诺图表示逻辑函数：解：

图3-5非标准与或表达式的卡诺图例子

3.6.1与或表达式的卡诺图表示

【例3-30】用卡诺图表示逻辑函数：

图3-6非标准与或表达式的卡诺图

解：在变量A、D取值均为00的所有方格中填入1；在变量B、C取值分别为0、1的所有方格中填入1，其余方格中填入0。3.6.2与或表达式的卡诺图化简1．卡诺图化简原理

图3-7逻辑相邻最小项的概念

m10m11m9m810m14m15m13m1211m6m7m5m401m2m3m1m00010110100CDAB3.6.2与或表达式的卡诺图化简2．卡诺图化简的步骤

步骤1：对卡诺图中的“1”进行分组，并将每组用“圈”围起来。步骤2：由每个圈得到一个合并的与项。

步骤3：将上一步各合并与项相加，即得所求的最简“与或”表达式。3.6.2与或表达式的卡诺图化简【例3-31】用卡诺图化简法求出逻辑函数：F（A,B,C,D）=Σm（2,4,5,6,10,11,12,13,14,15）的最简与或式。

图3-8例3-31的卡诺图11001011111110110110000010110100CDAB解：F（A,B,C,D）=【例3-32】某逻辑电路的输入变量为A、B、C、D，它的真值表如表所示，用卡诺图化简法求出逻辑函数F(A,B,C,D)的最简与或表达式。解：ABCDFABCDF00001100010001010010001001010100110101100100111001010111101001100111000111011111表3-4真值表图3-9例3-32的卡诺图10011001011100110100010010110100CDAB3.6.2与或表达式的卡诺图化简【例3-33】用卡诺图化简法求出逻辑函数：F(A,B,C,D)=Σm(0,2,3,4,6,8,10,11,12,14)的最简与或式。

解：11011010011110010111010010110100CDAB图3-10例3-33的卡诺图F（A，B，C，D）=3.6.3或与表达式的卡诺图化简

1．或与表达式的卡诺图表示

解：图3-11标准或与表达式的卡诺图【例3-34】用卡诺图表示下面的标准或与表达式：01001100100010CABA+B+C101A+B+C110A+B+C010A+B+C000【例3-35】用卡诺图化简下面或与表达式：解：图3-12例3-35的卡诺图2．或与表达式的卡诺图化简

A+C011010111001100010CAB解：图3-13例3-36的卡诺图

3.6.4含无关项逻辑函数的化简最小项表达式：或者

【例3-36】化简下列函数：F(A,B,C,D)=Σm(0,3,4,7,11)+d(8,9,12,13,14,15)

01××10××××1101010101010010110100CDAB解：图3-14例3-37的卡诺图

3.6.4含无关项逻辑函数的化简【例3-37】化简函数：

：已知约束条件为：

1××110×××011××000111010010110100CDAB解：图3-15例3-38的卡诺图

3.6.5多输出逻辑函数的化简

【例3-38】化简下面多输出函数：

F1=Σm（2，3，6，7，10，11，12，13，14，15）

F2=Σm（2，6，10，12，13，14）

11001011111111000111000010110100CDAB10001010111110000110000010110100CDAB(a)F1的卡诺图(b)F2的卡诺图第4章组合电路及其手工分析与设计4.1组合逻辑电路分析4.1.1组合逻辑电路的定义(i=1，2，…，m)组合逻辑电路X1X2XnF1F2Fm输入信号输出信号图4-1组合逻辑电路框图特点由逻辑门电路组成输出与输入之间不存在反馈回路4.1.1组合逻辑电路的定义一般为与或式，但形式不惟一，通过变换可实现用不同门电路组成逻辑图。在一定程度上可以直接用于自动设计的描述，如转化为HDL描述。逻辑表达式真实地反映出变量取值与函数值之间的关系，通过对其进行状态赋值可以得到对应的真值表。真值表是判断逻辑关系的有效手段，真值表具有惟一性。在自动设计中，用真值表描述逻辑更容易转化为HDL，从而有利于逻辑的自动设计。真值表是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。卡诺图表示变量之间的逻辑关系，一个逻辑表达式可以用不同逻辑图实现。逻辑图只反映逻辑功能，不反映电路特性。逻辑图4.1.2组合逻辑电路的手工分析步骤（1）根据给定的逻辑电路，写出输出逻辑函数表达式；（2）用卡诺图或公式法化简逻辑函数表达式；（3）列出输入输出关系真值表；（4）根据真值表说明电路的逻辑功能。4.1.3组合逻辑电路分析1.单输出组合逻辑电路的分析【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。ABY1Y2Y3Y4Y图4-2单输出组合逻辑电路图解：（1）写出各输出的逻辑函数表达式：

（2）化简逻辑电路的输出函数表达式：（3）列出真值表表4-1例4-1

真值表ABY001101011001（4）该电路实现的是同或逻辑功能。2．多输出组合逻辑电路的分析【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。图4-3多输出组合逻辑电路图（来自QuartusII）解：（1）写出所有输出逻辑函数表达式，并对其进行化简。=A⊙B2．多输出组合逻辑电路的分析【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。解：（2）根据化简后的逻辑函数表达式列出真值表ABL1L2L300110101001010010100表4-2例4-2真值表（3）逻辑功能说明。该电路是一位二进制数比较器，当A＝B时，L2＝1；当A＞B时，L1＝1；当A＜B时，L3＝1。注意：在确定该电路的逻辑功能时，输出函数L1、L2、L3应综合考虑。4.2组合逻辑电路手工设计方法4.2.1组合逻辑电路的一般设计步骤（1）对实际逻辑问题进行逻辑抽象，确定输入、输出变量；分别对输入、输出变量逻辑赋值的具体含义进行定义，然后根据输出与输入之间的逻辑关系列出真值表。（2）根据真值表写出相应的逻辑函数表达式。（3）将逻辑函数表达式化简，并转换成所需要的形式。（4）根据最简逻辑函数表达式画出逻辑电路图。4.2.2组合逻辑电路的设计示例【例4-3】用“与非门”或“或非门”设计一个表决电路。设计一个A、B和C共三人的表决电路。当表决某个提案时，多数人同意，则提案通过；同时A具有否决权。若全票否决，也给出显示。ABCXY0000111100110011010101010000011110000000表4-3例4-3真值表解：（1）进行逻辑抽象，建立真值表。设A具有否决权。按按钮表示输入1，不按按钮表示输入0；以X为1时表示提案通过；Y为1时表示提案全票否决。图4-4例4-3函数X的卡诺图(2)根据真值表求出函数X和Y的最简逻辑表达式。作出函数X的卡诺图。用卡诺图化简后得到函数的最简“与或”表达式为：实现逻辑表函数的电路图。ABXCABCX（a）采用与门和或门实现(b)采用与非门实现图4-5例4-3的逻辑电路图(3)将上述表达式变换成“与非”-“与非”表达式：(4)用“与非门”画出实现上述逻辑表达式的逻辑电路图。(5)观察表4-3直接获得Y的逻辑表述4.2.2组合逻辑电路的设计示例第一种方案。可以采用多路数据选择器。

图4-6四选一数据选择器

图4-7用数据选择器的实现方案

4.2.2组合逻辑电路的设计示例第二种方案。就是采用3线-8线译码器。

A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7图4-83线-8线译码器m0=(000)m1=