第7章输入输出接口

第7章输入输出接口7.1微机接口概述7.2

I/O端口及其编址方式7.3端口地址译码7.4CPU与外设之间的数据传送方式7.1微机接口及接口技术7.1.1.

设置接口电路的目的7.1.2接口电路中的信息7.1.3接口的基本功能7.1.4接口的基本结构返回7.1.1.设置接口电路的目的CPU与外设两者的信号线不兼容，在信号线功能定义、逻辑定义和时序关系上都不一致

两者的工作速度不兼容，CPU速度高，外设速度低若不通过接口，而由CPU直接对外设的操作实施控制，就会使CPU处于穷于应付与外设打交道之中，大大降低CPU的效率若外部设备直接由CPU控制，也会使外设的硬件结构依赖于CPU，对外设本身的发展不利。

数字化存储示波器、数字化万用表终端、调制解调器

A/D转换器开关量输入

D/A转换器开关量输出键盘、鼠标、数字化仪、光笔、图形输入仪麦克风、扫描仪

打印机显示器磁盘磁带软盘光盘智能仪器接口通信接口过程控制接口输入接口输出接口外存接口CPU内存DB

AB

CB图7-1微机系统各类接口框图

返回7.1.2接口电路中的信息

数据信息状态信息控制信息习惯上把分别传送这三种信息的端口称为数据口、状态口、控制口

1．数据信息（1）数字量：通常以8位或16位的二进制数以及ASCII码的形式传输，主要指由键盘、磁盘、光盘等输入的信息或主机送给打印机、显示器、绘图仪等的信息。（2）模拟量：模拟的电压、电流或者非电量。对模拟量输入而言，需先经过传感器转换成电信号，再经A/D转换器变成数字量；如果需要输出模拟控制量的话，就要进行上述过程的逆转换。（3）开关量：用“0”和“1”来表示两种状态，如开关的通/断、电机的转/停、阀门的开/关等。2．状态信息CPU在传送数据信息之前，经常需要先了解外设当前的状态。如输入设备的数据是否准备好、输出设备是否忙等。用于表征外设工作状态的信息就叫做状态信息，它总是由外设通过接口输入给CPU的。状态信息的长度不定，可以是1个二进制位或多个，含义也随外设的具体情况不同而不同。3．控制信息用来发布控制命令、控制外设工作的信息，例如A/D转换器的启停信号。控制信息总是CPU通过接口发出的。返回7.1.3接口的基本功能1．速度协调2．数据锁存3.三态缓冲4．数据转换1.速度协调由于速度上的差异，使得数据的I/O传送只能以异步方式进行，即只能在确认外设已为数据传送作好准备的前提下才能进行I/O操作。而要知道外设是否准备好，就需要通过接口电路产生或传送外设的状态，以此进行CPU与外设之间的速度协调。2．数据锁存在接口电路中需设置锁存器，以保存输出数据直至为输出设备所接收。因此数据锁存就成为接口电路的一项重要功能。

3.三态缓冲只允许当前时刻正在进行数据传送的数据源使用数据总线，其它数据源都必须与数据总线处于隔离状态。为此要求接口电路能为数据输入提供三态缓冲功能。三态缓冲电路就是具有三态输出的门电路，因此也称之为三态门（TSL）。所谓三态，就是指低电平状态、高电平状态和高阻抗三种状态。当三态缓冲器的输出为高或低电平时，就是对数据总线的驱动状态；当三态缓冲器的输出为高阻抗时，就是对总线的隔离状态（也称浮动状态）。在隔离状态下，缓冲器对数据总线不产生影响，犹如缓冲器与总线隔开一般。在电路中，由”三态控制”信号控制缓冲器的输出是驱动状态还是高阻抗状态。当”三态控制”信号为低电平时，缓冲器输出状态反映输入的数据状态。而当”三态控制”信号为高电平时，缓冲器的输出为高阻抗状态。4．数据转换需要使用接口电路进行数据信号的转换。其中包括：模/数转换、数/模转换、串/并转换和并/串转换。7.1.4接口的基本结构1．端口2．地址译码电路3．数据缓冲器与锁存器1．端口I/O接口通常设置有若干个寄存器，用来暂存CPU和外设之间传输的数据、状态和控制信息。一般有三类寄存器，分别是数据寄存器、状态寄存器、控制寄存器。接口内的寄存器通常被称为端口。根据寄存器内暂存信息的类型，分别称为数据端口、控制端口和状态端口。每个端口有一个独立的地址，CPU可以用端口地址代码来区别各个不同的端口，并对它们分别进行读/写操作。2．地址译码电路它由译码器或能实现译码功能的其它芯片构成。它的作用是进行设备选择，是接口中不可缺少的部分。这部分电路不包含在集成接口芯片中，要由用户自行设计。3．数据缓冲器与锁存器在微机系统的数据总线上，连接着许多能够向CPU发送数据的设备，如内存储器、外设的数据输入端口等。为了不使系统数据总线的信号传输发生“信息冲突”，要求所有的这些连接到系统数据总线的设备具有三态输出的功能。也就是说，在CPU选中该设备时，它能向系统数据总线发送数据信号，而在其它时刻，它的输出端必须呈高阻状态。为此，所有接口的输入端口必须通过三态缓冲器与系统数据总线相连。返回7.2I/O端口及其编址方式7.2.1I/0端口7.2.2I/O端口的编址方式返回7.2.1I/0端口端口（port）是接口电路中能被CPU直接访问的寄存器的地址。

计算机给接口电路中的每个寄存器分配一个端口，因此,CPU在访问这些寄存器时，只需指明它们的端口，不需指出是什么寄存器。

CPU对数据端口进行一次读或写操作，也就是与该接口连接的外设进行一次数据传输CPU对状态端口进行一次读操作，就可以获得外设或接口自身的状态代码CPU把若干位控制代码写入控制端口，则意味着对该接口或外设发出一个控制命令，要求该接口或外设按规定的要求工作返回7.2.2I/O端口的编址方式1端口地址和存储器地址统一编址，也称存储器映射方式2I/O端口地址和存储器地址分开独立编址，也称I/O映射方式

1统一编址方式又称为存储器映像编制方式，从存储器空间划出一部分地址空间给I/O设备，把I/O接口中的端口当作存储器单元一样进行访问，不设置专门的I/O指令优点：访问I/O端口可实现输入/输出操作，还可以对端口内容进行算术逻辑运算、移位等等；能给端口有较大的编址空间，这对大型控制系统和数据通信系统是很有意义的；缺点：端口占用了存储器的地址空间，使存储器容量减小；指令长度比专门I/O指令要长，因而执行速度较慢；

2独立编址方式I/O端口地址空间和存储器地址空间是独立的、分开的，即I/O端口地址不占用存储器地址空间。优点I/O端口地址不占用存储器空间；使用专门的I/O指令对端口进行操作，I/O指令短、执行速度快；并且由于专门I/O指令与存储器访问指令有明显的区别，使程序中I/O操作和存储器操作层次清晰，程序的可读性强。

缺点这种编址方式中，微处理器对存储器及I/O端口是采用不同的控制线进行选择的，因而接口电路比较复杂。

存储单元统一编址I/O端口2201M内存单元21664KI/O端口独立编址方式7.3端口地址译码7.3.1门电路译码7.3.2译码器译码7.3.3比较器译码7.3.4可编程逻辑器件译码返回7.3.1门电路译码这是最基本的也是最简单的地址译码方法通常采用各种门电路，如与门、或门、非门等电路的组合。

设计时首先分配好地址，然后写成二进制形式，再根据地址总线数分配各与非门输入管脚地址。门电路译码需要芯片种类较多，且译出的端口地址单一，接口中用到的端口地址不能更改。7.3.2译码器译码若接口电路中需使用多个端口地址，则采用译码器译码比较方便。译码器的型号很多，如3－8译码器74LS138；4－16译码器74LS154；双2－4译码器74LS139、74LS155等。这些译码器通常由三个部分组成：译码控制端，选择输入端，译码输出端。7.3.3比较器译码将比较器的A(或B)输入端输入地址信号，B(或A)端接一组DIP(DualIn-linePackage)开关。地址总线所送的地址与DIP所设置的地址相等时，产生一选通信号输出。特点可以通过改变DIP开关的设置，很容易地改变接口的地址。不但同一功能的模块在不同微型计算机应用中可以被分配不同的地址，而且即使在同一微型计算机系统中，也可通过改变DIP开关的设置而控制不同的设备.。这种译码电路应用非常广泛，常用的比较器有四位比较器74LS85和八位比较器74LS688。7.3.4可编程逻辑器件译码以上的译码以及端口的读写控制都采用传统的逻辑电路或时序电路完成相应的功能，这些逻辑电路或时序电路芯片都是中小规模的集成电路，使用起来简单方便。但如果控制逻辑复杂，且要求保密性能高，则一般不采用这些芯片，而采用可编程器件。可编程器件（PLD）有GAL（如16V8，20V8等）、PAL以及目前流行的CPLD、FPGA等高级可编程器件。这些可编程器件集成度较高，改变逻辑灵活多变，并具有可靠的加密功能，广泛应用于各个领域的逻辑和时器件编程，即可得到各种控制逻辑。7.4CPU与外设之间的数据传送方式7.4.1程序控制方式7.4.2中断传送方式7.4.3直接存储器存取方式返回7.4.1程序控制方式程序控制方式是指CPU与外设间的数据传送是在程序的控制下完成的一种数据传送方式。分为1.无条件传送方式2.查询传送方式

1.无条件传送方式所谓无条件，就是假设外设已处于就绪状态，数据传送时，程序就不必再去查询外设的状态，而直接执行I/O指令进行数据传输。当简单外设作为输入设备时，其输入数据的保持时间相对于CPU的处理时间要长得多，所以可直接使用三态缓冲器与系统数据总线相连。当简单外设作为输出设备时，由于外设的速度较慢，CPU送出的数据必须在接口中保持一段时间，以适应外设的动作，因此输出采用锁存器。2．查询传送方式查询传送方式在传送数据前先查询外设的状态，当外设准备好时，CPU执行I/O指令传送数据；若未准备好时，则CPU等待。要求CPU与外设间的接口电路需要两个端口：数据端口和状态端口。优点：能较好地协调外设与CPU之间的定时关系，因而比无条件传送方式容易实现准确传送。缺点:该方式需要不断查询外设的状态，大量时间花在等待循环中，当主机与中、低速外设交换信息时，大大降低了CPU利用率。查询传送方式

例7-3设接口电路中状态端口的地址为STATUS，数据端口的地址为DATA，则CPU读取输入设备的数据应执行下列程序段：

POLL:INAL,STATUS；①

TESTAL,80H；②

JEPOLL；③

INAL,DATA；④例7-4设接口电路中状态端口的地址为STATUS，数据端口的地址为DATA，则CPU将内存STORE单元的内容送至输出设备应执行下列程序段：

POLL:INAL,STATUS；①

TESTAL,80H；②

JNEPOLL；③

MOVAL,STORE；④

OUTDATA，AL；⑤返回7.4.2中断传送方式含义:在中断方式下，外设掌握向CPU申请服务的主动权，当输入设备将数据准备好，或者输出设备已做好接收数据的准备时，向CPU发出中断请求信号，要求CPU为其服务。若此时中断允许触发器是开放的，则CPU暂停目前的工作，与外设进行一次数据传输，等I/O操作完成以后，CPU继续执行原来的程序。优点:保证了CPU对外设的实时服务，又不会因对各I/O设备的随时关照而花费CPU太多的机时，使高速运行的CPU