微机总线及IO接口标准

第7章微机总线及I/O接口标准总线结构是微型计算机的重要特征之一。有了总线标准以后，微型计算机的组装、维护和扩展才得以方便地进行，它使微型计算机系统能够支持模块化设计，具有开放性、通用性和灵活性等特点。

本章介绍总线、总线标准及接口标准的基本概念和微型计算机系统中常有的系统总线标准及接口等内容。

2023年2月1日第1页主要内容:7.1概述7.2系统总线标准

7.3外部总线（接口）标准2023年2月1日第2页7.1概述7.1.1总线和总线标准

1．总线总线是一组信号线的集合，是一种在各模块间传送信息的公共通路。2.总线标准总线标准，是指通过总线进行连接和传输信息时应遵守的一些协议与规范。2023年2月1日第3页7.1概述7.1.1总线和总线标准3．总线的分类从总线的性质和应用来看，可分为3大类。

系统总线。它是微型计算机系统内部各部件（插板）之间进行连接和传输信息的一组信号线。局部总线。局部总线是介于CPU总线和系统总线之间的一级总线。它有两侧，一侧直接面向CPU总线，另一侧面向系统总线，分别由桥接电路连接。通信总线。通信总线是系统之间或微型计算机系统与设备之间进行通信的一组信号线。

2023年2月1日第4页7.1概述7.1.1总线和总线标准4．总线的组成数据总线。用于传输数据，采用双向三态逻辑。地址总线。用于传送地址信息，采用单向三态逻辑。控制总线。用于传送控制和状态信号，根据不同的使用条件，控制总线有的为单向，有的为双向，有的为三态，有的为非三态。电源线和地线。决定总线使用的电源种类及地线分布和用法。2023年2月1日第5页7.1概述7.1.1总线和总线标准5．总线的性能参数总线时钟频率总线宽度总线传输速率同步方式多路复用负载能力信号线数控制线及电源线的总和。总线控制方式其他性能2023年2月1日第6页7.1概述7.1.1总线和总线标准6．总线的优点及发展趋势使用标准总线具有以下优点:简化了软、硬件的设计简化了系统结构便于系统的扩充便于系统的更新2023年2月1日第7页7.1概述7.1.1总线和总线标准6．总线的优点及发展趋势总线的主要发展趋势如下:传输速率不断提高。

降低功耗。功能结构不断调整更新。2023年2月1日第8页7.1概述7.1.2接口和接口标准1．接口外部设备与CPU交换数据的中间环节或称为“界面”，这个中间环节就称为接口电路或接口。2.接口标准接口标准是外设接口的规范，包括接口信号线定义、信号传输速率、传输方向、拓扑结构，以及电气特性和机械特性等。

2023年2月1日第9页7.1概述7.1.2接口和接口标准3．接口标准分类传统的串行/并行接口标准。通用外设接口标准。外存储设备接口标准。图形显示器接口标准。测试仪器接口标准。

2023年2月1日第10页7.1概述7.1.3总线标准与接口标准的特点1．总线标准的特点公用性，同时挂接多种不同类型的功能模块。在机箱内以总线扩展插槽形式提供使用。一般为并行传输。定义的信号线多，且齐全，包括分离的数据、地址和控制信号线及电源线。

2023年2月1日第11页7.1概述7.1.3总线标准与接口标准的特点2．接口标准的特点专用性，一般是一个接口只接一类或一种设备。一般设在机箱外，以接口插头（座）形式提供使用。有并行和串行两种传输。定义的信号线少，且不齐全，一般是控制信号线、数据信号线、地址信号线共用。

2023年2月1日第12页7.2系统总线标准7.2.1ISA总线ISA（IndustryStandardArchitecture）总线又称AT总线，它具有16位数据宽度，最高工作频率为8MHz，数据传输速率达到16MB/s，地址线24条，可寻访16MB地址单元。1．地址线SA0～SA19和LA17～LA23。SA0～SA19是可锁存的地址信号，LA17～LA23为非锁存地址信号，由于没有锁存延时，因而给外设插板提供了一条快捷途径。SA0～SA19加上LA17～LA23可实现16MB空间寻址（其中SA17～SA19和LA17～LA19是重复的）。

2023年2月1日第13页7.2系统总线标准7.2.1ISA总线2．数据线SD0～SD7为低8位数据线，SD8～SD15为高8位数据线。

3.控制线AEN：地址允许信号，输出线，高电平有效。BALE：允许地址锁存，输出线，这一信号由总线控制器8288提供，作为CPU地址的有效标志。：I/O读命令，输出线，低电平有效，用来把选中的I/O设备的数据读到数据总线上。：I/O写命令，输出线，低电平有效，用来把数据总线上的数据写入被选中的I/O端口。2023年2月1日第14页7.2系统总线标准7.2.1ISA总线和：存储器读/写命令，低电平有效，用于对A0～A19这20位地址寻址的1MB内存的读/写操作。和：低电平有效，存储器读/写命令，用于对24位地址线全部存储空间的读/写操作。和：它们是存储器16位片选信号和I/O16位片选信号，分别指明当前数据传送是16位存储器周期和I/O周期。SBHE：总线高字节允许信号，该信号有效时，表示数据总线上传送的是高位字节数据。2023年2月1日第15页7.2系统总线标准7.2.1ISA总线IRQ3～IRQ7和IRQ10～IRQ15：用于作为来自外部设备的中断请求输入线，分别连到主片8259A和从片8259A中断控制器的输入端。DRQ0～DRQ3和DRQ5～DRQ7：来自外部设备的DMA请求输入线，高电平有效，分别连到主片8237A和从片8237ADMA控制器输入端。～和～：DMA应答信号，低电平有效。T/C：DMA终止/计数结束，输出线。：输入信号，低电平有效。RESET：系统复位信号，输出线，高电平有效。

2023年2月1日第16页7.2系统总线标准7.2.1ISA总线：I/O通道检测，输出线，低电平有效。I/OCHRDY：通道就绪，输入线，高电平表示“就绪”。该信号线可供低速I/O设备或存储器请求延长总线周期之用。：零等待状态信号，输入线。2023年2月1日第17页7.2系统总线标准7.2.2PCI局部总线1．PCI总线的主要特点传输速率高。多总线共存。独立于CPU。自动识别与配置外设，用户使用方便。适应5V和3.3V电源环境，可进行两种环境的转换，扩大了它的适应范围。2023年2月1日第18页7.2系统总线标准7.2.2PCI局部总线2．PCI总线信号的定义必需信号线：主控设备49条，目标设备47条。可选信号线：51条（主要用于64位扩展、中断请求、高速缓存支持等）。2023年2月1日第19页7.2系统总线标准7.2.3PCI-E局部总线1．PCI-E总线的主要特点使用了串行差分技术可扩展带宽模式内建时钟与8b/10b编码2023年2月1日第20页7.2系统总线标准7.2.3PCI-E局部总线2．PCI-E的信号线定义2023年2月1日第21页针号B面A面名称说明名称说明1+12V+12V电压PRSNT1#热插拔存在检测2+12V+12V电压+12V+12V电压3RSVD保留针脚+12V+12V电压4GND地GND地5SMCLK系统管理总线时钟JTAG2测试时钟、JTAG接口输出时钟表7-3PCI-E×1模式的引脚定义7.3.1传统的串行/并行接口标准1.串行接口标准（1）RS-232C机械规范和电气规范机械规范规定：RS-232C接口通向外部的连接器（插针和插座）是一种标准的“D”型保护壳的25针插头。

2023年2月1日第22页1131425

标准25针“D”型插头7.3外部总线（接口）标准RS-232C总线的电气规范2023年2月1日第23页带3～7kΩ负载时驱动器的输出电平逻辑1：-3～-15V不带负载时驱动器的输出电平-25～+25V驱动器断开时的输出阻抗>300Ω输出短路电流<0.5A驱动器转换速率<30V/μs接收器输入阻抗在3～7kΩ之间接收器输入电压的允许范围-25～+25V输入开路时接收器的输出逻辑1输入经300Ω接地时接收器的输出逻辑1+3V输入接收器的输出逻辑0-3V输入接收器的输出逻辑1最大负载电容2500pF逻辑0：3～15V7.3.1传统的串行/并行接口标准1.串行接口标准(2)功能规范

2023年2月1日第24页UART接口TTL输入传输线接收器RS-232C出RS-232C接口RS-232C入传输线驱动器TTL输出14891488图7-3采用MC1488和MC1489电平转换芯片时，RS-232C与UART的连接RS-232C的引脚功能分配2023年2月1日第25页插脚号插脚功能插脚号插脚功能*1保护地（PG）14（辅信道）发送数据（TXD）*2发送数据（TXD）*15发送信号单元定时*3接收数据（RXD）16（辅信道）接收数据（RXD）*4请求发送（RTS）*17接收信号单元定时*5允许发送（CTS）*18未定义*6数据通信设备（DCE）准备好（DSR）19（辅信道）请求发送（RTS）*7信号地（SG）*20数据终端准备好（DTR）*8数据载波检测（DCD）*21信号质量验测9（保留供数据通信设备测试）*22振铃指示（RI）10（保留供数据通信设备测试）*23数据信号速率选择7未定义*24发送信号单元定时（DTE为源）12（辅信道）数据载体检测（DCD）25未定义13（辅信道）清除发送（CTS）连接计算机与计算机的RS-232接口2023年2月1日第26页计算机串行接口屏蔽地计算机串行接口RIDTRCDSGDSRCTSRTSRXDTXDRIDTRCDSGDSRCTSRTSRXDTXD2220786543212022786543217.3.1传统的串行/并行接口标准2.并行接口标准IEEE1284(1)并行接口标准的提出(2)IEEE1284标准的基本内容并行接口的操作模式信号定义并行接口的连接器和连接线2023年2月1日第27页7.3.2通用外设接口标准1.USB接口标准(1)USB接口标准的特点使用方便。速度快。连接灵活，易扩展。能够采用总线供电。2023年2月1日第28页7.3.2通用外设接口标准1.USB接口标准(2)USB的系统模型和拓扑结构2023年2月1日第29页集线器USB主机RootHub设备设备设备设备设备设备设备集线器复合设备USB的物理拓扑7.3.2通用外设接口标准1.USB接口标准(3)USB的逻辑拓扑2023年2月1日第30页逻辑设备逻辑设备逻辑设备逻辑设备逻辑设备USB主机USB的逻辑拓扑7.3.2通用外设接口标准1.USB接口标准(4)USB系统的接口信号和电气特性2023年2月1日第31页高/低速USB收发器（主机或集线器口）低速USB收发器（低速设备）高速USB收发器（主机端口或高速设备）USB数据线USB数据线+5VD+D+5VD+DD+D15k15k地+3.0～3.6V+3.0～3.6V1.5kD+D1.5k高/低速USB收发器（主机或集线器口）15k15k地USB集线器和设备的电阻连接1.USB接口标准(5)USB的供电方式USB设备有两种供电方式，自给方式（设备自带电源）和总线供给方式。USBHub采用自给方式。(6)USB数据流类型和数据传输方式USB数据流类型有4种：控制信号流、块数据流、中断数据流和实时数据流。

2023年2月1日第32页7.3.2通用外设接口标准2.高性能串行总线标准IEEE1394(1)IEEE1394的主要性能特点通用性强。传输速率高。实时性好。为被连设备提供电源。系统中的设备之间是平等关系。连接简单，使用方便。2023年2月1日第33页7.3.2通用外设接口标准2.高性能串行总线标准IEEE1394(2)IEEE1394的拓扑结构2023年2月1日第34页扫描仪内存I/OIEEE1394桥接器CPU驱动器IEEE1394总线内部总线连接并行总线CPU打印机数字照相机驱动器CD-ROM线缆连接IEEE1394总线系统结构图7.3.2通用外设接口标准2.高性能串行总线标准IEEE1394(3)IEEE1394数据传输方式IEEE1394支持异步和同步（等时）两种数据传输方式。(4)IEEE1394机械规范、电缆及连接IEEE1394由一个带6针插头的6芯电缆来实现设备间的互联。

2023年2月1日第35页7.3.2通用外设接口标准3.IEEE1394和USB的比较目前IEEE1394的传输速率为100～400Mb/s，因此它可连接高速设备，而USB1.1受到12Mb/s传输速度的限制，只能连接低速的键盘、麦克风、软驱、电话等设备，USB2.0的传输速度达到了480Mb/s，也可以连接一些高速外设。在IEEE1394的拓扑结构中，不需要集线器（Hub）就可连接63台设备，并且可以由桥（Bridge）再将一些功能独立的子模块连接起来。而在USB的拓扑结构中，一定要有USB主机的存在，作为总线主控。IEEE1394在其外部设备增减时，会自动重新配置，其中包括系统短暂的等待状态；而USB则以Hub来判明其连接设备的增减，因此可以减少USB系统动态重设的状况。

2023年2月1日第36页7.3.2通用外设接口标准1.SCSI接口标准

2023年2月1日第37页7.3.3外存储设备接口标准特点：