第三章 存储系统-1

第三章存储系统本章需解决的主要问题：存储器如何存储信息？在实际应用中如何用存储芯片组成具有一定容量的存储器？高速存储器的工作原理?虚拟存储器的工作原理

如何扩充存储容量;

多模块交叉存储器,相联存储器,

Cache存储器;

虚拟存储器.本章重点与难点:-----存储器是计算机中用来记录信息的设备。由能够表示二进制数“0”和“1”的、具有记忆功能的一些物理器件组成。一、概述存储元:能存放一位二进制数的物理器件。存储单元:若干存储元构成一个存储单元。存储系统:

包括存储器以及管理存储器的软硬件和相应的设备.1.概念:2.存储器的分类按存储介质分:按读写性质分:按在计算机中的层次作用分:半导体存储器磁表面存储器光存储器随机读写存储器(RAM）只读存储器（ROM）SRAMDRAMROMEPROMEEPROM主存储器、辅助存储器、高速缓冲存储器CPU（寄存器）Cache

主存

海量后备存储器3.存储器的层次化结构典型存取时间典型容量1ns2ns10ns10ms10s<1KB4MB500MB—4GB40---500GB10—100TB

辅助存储器4.存储器的主要技术指标存储容量:一个存储器中可以容纳的存储单元总数.存取时间:启动一次存储器操作到完成该操作所需的时间.存取周期:连续两次启动读操作所需间隔的最小时间.存储器带宽:单位时间里存储器所存取的信息量.平均故障间隔时间（MTBF）（可靠性）

CPU读写存储器的时间必须大于存储芯片的额定存取时间组成原理理学院别丽华775.数据在主存中的存放

在采用字节编址的情况下，数据在主存储器中的3种不同存放方法。设机器字长为32位,存储字长(一个存储周期最多能够从主存读写的数据位数)为64位。读写的数据有4种不同长度:字节半字单字双字存储字64位（8个字节）资源的存放方法？

有一批数据，它们依次为：字节、半字、双字、单字、半字、单字、字节、单字。1、4种不同长度的数据一个紧接着一个存放。优点:不浪费宝贵的主存资源。缺点：当访问的信息跨越两个存储单元时，存储器的工作速度降低一半，且读写控制比较复杂。2、从存储字的起始位置开始存放9存储字64位（8个字节）

优点：无论访问一个字节、半字、单字或双字都可以在一个存储周期内完成，读写数据的控制比较简单。缺点：浪费了宝贵的存储器资源。组成原理理学院别丽华10存储字64位（8个字节）01816243291725332101831119412205132161422715232634272836352937303139383、边界对齐的数据存放方法

此法规定:双字地址的最末3个二进制位必须为000，单字地址的最末两位必须为00，半字地址的最末一位必须为0。它能够保证无论访问双字、单字、半字或字节，都在一个存取周期内完成，尽管存储器资源仍然有浪费。.0/1代码信息的存贮和读出通过存储器如何实现.半导体随机读写存储器目前广泛使用的半导体存储器可分为MOS型和双极型.其特点是存储速度快，可靠性高，存储提交较小，但掉电后信息不能保存。工艺双极型MOS型TTL型ECL型速度很快、功耗大、容量小电路结构PMOSNMOSCMOS功耗小、容量大工作方式静态（StaticRAM，SRAM）动态（DynamicRAM，DRAM）（静态MOS除外）1、分类2、存储信息原理静态存储器SRAM动态存储器DRAM（双极型、静态MOS型）：依靠双稳态电路内部交叉反馈的机制存储信息。只要不掉电，信息可长期保存。---静态（动态MOS型）：依靠电容存储电荷的原理存储信息。要及时对信息进行刷新。-----动态功耗较大,速度快,作Cache。功耗较小,容量大,速度较快,作主存。组成原理理学院别丽华14一、静态存储器SRAM1.特点：存储元由双稳电路构成，存储信息稳定VCCT1T2T3T4T7T8I/OI/OY地址译码T5T6X地址译码T1,T2:工作管T3,T4:负载管T5,T6,T7,T8:控制管栅级H:导通L:截止六管静态MOS存储元（1）工作原理T5、T6Z：加高电平，

高、低电平，写1/0。（2）保持只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。I/O导通，选中该单元。

电流，读1/0。Z：加低电平，T5、T6截止，该单元未选中，保持原状态。VccT3T1T4T2T5T6ZI/O读出：根据I/O、I/O上有无写入：在I/O、I/O上分别加-----存储信息稳定2.静态MOS存储器的组成

问题:

存储器由哪些部件组成?各部分是如何工作的?一个SRAM存储器由存储体,读写电路,地址译码电路,和控制电路等组成.存储体在较大容量的存储器中,往往把各个字的同一位组织在一个集成片中.且同一位的这些字常排成矩阵的形式.如4096*1位的芯片,每个芯片上有排成64*64(=4096)矩阵的存储元电路,那么16个这样的芯片则可组成4096*16的存储器.地址译码器

地址译码器的输入来自CPU的地址寄存器.CPU要选择某一存储单元进行访问,就在地址总线上输出此单元的地址信号经地址译码器,地址译码器则把地址信号转换成输出端的高电压,用来驱动相应的读写电路.从而选中所要访问的单元.

1.单译码方式:

也称字结构.在这种方式中,地址译码器只有一个.若地址线有N根,则可译出2N个状态,即2N个地址.2.双译码方式地址译码有两种方式.单译码方式双译码方式两个译码器:X向和Y向.通过两个译码器交叉译码来选中所要单元.若X向,Y向分别有N/2个输入端,则可分别译出2N/2,2N/2个状态,则交叉译码可译出2N/2*2N/2=2N个输出状态.比较可得:采用双译码结构可以减少选择线的数目,节省驱动电路..双译码结构000000000000.单译码存储结构

（64*8位）

0,00,763，063，7X地址译码器A0A5X0X63三态双向缓冲存储器D0D7R/WCE000000驱动器I/O电路片选与读/写控制电路输出驱动电路.

以上这些即为构成存储器的主要部分。那么又如何将这些零散的部分有机地连接起来,从而构成所需要容量的存储器呢?2.存储芯片例.SRAM芯片2114（1K×4位）（1）外特性地址端：2114（1K×4）191018A6A5A4A3A0A1A2

CSGNDVccA7A8A9

D0D1D2D3WEA9---A0（入）

数据端：D3---D0（入/出）控制端：片选CS=0选中芯片=1未选中芯片写使能WE=0写=1读电源、地（2）引脚介绍（3）内部寻址逻辑寻址空间1K，存储矩阵分为4个位平面，每面1K×1位。每面矩阵排成64行×16列。X0

行译码6位行地址X63

列译码Y0Y154位列地址64×1664×1664×1664×161K1K1K1K内部矩阵结构：两级译码一级：地址译码，二级：一组位线交叉，选择一位单元。选择字线、位线。一根字线和存储器的读周期tRC地址CS数据输出tAtCOtCXADC读取时间tA

:指从地址有效到数据稳定到外部数据总线上的时间。读取周期tRC=读取时间tA+恢复时间。

tco:片选稳定时间；tcx:输出延迟时间tWCtwc写周期=地址建立taw+写脉冲宽度tw+写操作恢复。tDw数据有效时间存储器的写周期地址CS数据输入BADWEtW数据保持数据输出tDWtAW组成原理理学院别丽华29二、动态随机存储器DRAM特点：存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。1.四管MOS单元（1）组成T1、T2：记忆管C1、C2：柵极电容T3、T4：控制门管Z：字线位线W、W：（2）定义“0”：T1导通，T2截止“1”：T1截止，T2导通T1T2T3T4ZWWC1C2（C1有电荷，C2无电荷）；（C1无电荷，C2有电荷）。（3）工作Z：加高电平，T3、T4导通，选中该单元。（4）保持T1T2T3T4ZWWC1C2写入：在W、W上分别加高、低电平，写1/0。读出：W、W先预充电至再根据W、W上有无电流，高电平，断开充电回路，读1/0。Z：加低电平，T3、T4截止，该单元未选中，保持原状态。需定期向电容补充电荷（动态刷新），∴称动态。四管单元是非破坏性读出，读出过程即实现刷新。2.单管动态单元（1）组成C：记忆单元CWZTT：控制门管Z：字线W：位线（2）定义（4）保持写入：Z加高电平，T导通，在W上加高/低电平，写1/0。读出：W先预充电，根据W线电位的变化，读1/0。断开充电回路。Z：加低电平，T截止，该单元未选中，保持原状态。单管单元是破坏性读出，读出后需重写。“0”：C无电荷，电平V0（低）“1”：C有电荷，电平V1（高）（3）工作Z加高电平，T导通，3.存储芯片举例（2116）2116是一个16K*1的芯片，16脚封装，地址线分行地址与列地址，存储单元排成128*128矩阵，地址引线7条。I/OI/ODINWE64条选择线的译码器64条选择线的译码器32*128存储元32*128存储元32*128存储元32*128存储元128输出放大器128输出放大器128输出放大器的译码器和I/O门7位地址锁存器7位地址锁存器（行）（列）输出锁存器和缓冲器输入数据锁存器写命令锁存器时钟发生器（2）时钟发生器（1）DOUTCASRASA0………..A6主存储器的连接与控制一、主存与CPU的连接二、CPU对主存的操作与控制硬连接-----存储器扩展技术CPU在与存储器进行连接时,必须完成地址线.数据线.控制线的连接.用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中------存储器的扩展。芯片通过地址线、控制线、数据线与CPU连接地址线是单向输入的，与存储器芯片的容量有关，容量为W字*K位的芯片，需要的地址线为log2W根。数据线是双向的。与数据位数有关，容量为W字*K位的芯片，需要的数据线为K根。控制线主要有读写控制线和片选信号线。读写控制线决定操作性质，片选决定芯片是否被选中。DRAM芯片多采用地址复用技术。在芯片内容设置行，列地址缓冲器，分时接收行地址和列地址。组成原理理学院别丽华411.位扩法例:现有8K*1位的RAM芯片,要组成8K*8位的存储器,如何扩充?存储器的存储容量等于：

单元数×每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数字长分析:8K*1位---------------8K*8位,显然地址空间一致,仅位数(字长)不够,只须位扩展,加大字长即可.位扩法小结:（一次选中所有芯片的相应单元）位扩展特点：存储器的单元数不变，位数增加。将每片的地址线、控制线并联，数据线分别引出。(2)字扩法例:试用16K*8位的芯片扩展成64K*8位的存储器?分析:芯片与存储器的位数(数据输出的位数)一致,仅地址线不同.故只须在字向扩充即可.由于64K/16K=4,所以需4片芯片.地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。则连接图如下:(4片16K*8字扩成64K*8存储器)思考:这样构成的存储器的地址空间如何?字扩法小结：

由于字扩展仅在字向扩展，而位数不变，故在扩展时将芯片的地址线，数据线，以及读/写控制线都连在一起，而由片选信号来区分各片地址。通常将高位地址接至译码器输入端从而形成片选信号，只需将译码器的输出与各个芯片的片选端（CS/CS）相连即可。（一次仅选中片选信号有效的一片芯片的相应位）(3)字.位同时扩展一个存储器容量为:M*N位,若用L*K位芯片构成,则需(M/L*N/K)片芯片.例:用16K*1位的RAM构成64K*8位芯片,要求画出该存储器组成的逻辑图.分析:

由于芯片的字长与字数都不符合已知存储器的要求,故要同时进行字向与位向的扩展.所需芯片数为64/16*8/1=4*8=32片,即每8片一组(位向),共4组(字向),由高两位地址作为译码器输入以选择组号.32片16K*1芯片构成一个64K*8的存储器,如下图:16K*1A13~A0CS3CS2CS1CS0D7~D02-4译码器A14A15CS0CS1CS2CS3例如：使用Intel2114芯片（1K*4bit）扩展为4K*8bit存储器 附录：3-8译码器组成原理理学院别丽华51图.74LS138逻辑图及引脚排列应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。6264芯片的主要引线：地址线：A0------A12；数据线：D0------D7；输出允许信号：OE；写允许信号：WE；选片信号：CS1~，CS2。组成原理理学院别丽华53应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0某半导体存储器，按字节编址。其中，0000H-07FFH为ROM区，选用EPROM芯片（2KB/片）；800H-13FFH为RAM区，选用RAM芯片（2KB/片和1KB/片）。地址总线A15～A0（低）。给出地址分配和片选逻辑。例.1.计算容量和芯片数ROM区：2KB

RAM区：3KB

存储空间分配：2.地址分配与片选逻辑先安排大容量芯片（放地址低端），再安排小容量芯片。便于拟定片选逻辑。共3片

解：A15A14A13A12A11A10A9…A0000000……0000001……1000011……1

0001001…1000010……0

0001000…0低位地址分配给芯片，高位地址形成片选逻辑。

芯片芯片地址片选信号片选逻辑2K2K1KA10--A0A10--A0A9--A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址寻址：ROMA12--A064KB1K2K2KRAMA10A15A14A13为全0………..5.2.4动态存储器的刷新1.刷新定义和原因定期向电容补充电荷------刷新动态存储器依靠电容电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。注意刷新与重写的区别。2.最大刷新间隔在此期间，必须对所有动态单元刷新一遍。2ms各动态芯片可同时刷新，片内按行刷新3.刷新方法从上次整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止所用的时间刷新周期刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。对主存的访问由CPU提供行、列地址，随机访问。CPU访存：动态芯片刷新：

由刷新地址计数