场效应器件物理14频率-5CMOS

场效应器件物理西安电子科技大学XIDIDIANUNIVERSITY第10章MOSFET基础10.4频率限制特性10.5CMOS技术10.6小结2023/2/1110.4

频率特性

本节内容模型的基本概念MOSFET的小信号等效电路频率限制因素截止频率的定义、推导和影响因素2023/2/1XIDIANUNIVERSITY22023/2/1310.4频率特性模型概述电路设计中为准确预测电路性能，利用电路仿真软件对电路进行仿真验证。常用的电路仿真软件如HSPICE、PSPICE、SPECTRE仿真：围绕器件建立电路的IV关系，是一数学求解的过程电路中元器件要用模型和模型参数来替代真正的器件模型：反映器件特性，可采用数学表达式、等效电路等形式常用模型：等效电路模型。模型参数：描述等效电路中各元件值所用的参数。等效电路模型建立方法：首先通过器件物理分析确定器件等效电路模型的具体形式，再把元器件看成一个“黑箱”，测量其端点的电学特性，提取出描述该器件特性的模型参数。得到一等效电路模型代替相应器件2023/2/1410.4频率特性MOSFET物理模型：交流小信号参数源极串联电阻栅源交叠电容漏极串联电阻栅漏交叠电容漏-衬底pn结电容栅源电容栅漏电容跨导寄生参数本征参数G-S：Cgs，Cgsp，rs；G-D：Cgd，Cgdp

，rd；Cgs,Cgd:体现了栅和源、漏附近的沟道电荷间的相互作用线性区：Cgs≈Cgd≈(CoxWL)/2饱和区：Cgd≈0,Cgs≈2(CoxWL)/3Cgsp,Cgdp:交叠电容D-S：gm

，Id＝gm×V`gsCds：漏-衬底pn结电容

（DB结势垒电容＋BS结势垒电容）2023/2/1510.4频率特性完整的小信号等效电路共源n沟MOSFET小信号等效电路（VBS=0）总的栅源电容总的栅漏电容2023/2/1610.4频率特性完整的小信号等效电路：VBS影响共源n沟MOSFET小信号等效电路（VBS<0）10.4频率特性模型参数模型参数：描述等效电路中各元件值所用的参数。与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA与VT相关的模型参数：VT0，GAMMA，PHI与栅相关的三个电容参数：CGD，CGS，CGB2023/2/1710.4频率特性模型和模型参数特点部分模型参数的定义和0.5um工艺模型参数的典型值2023/2/1810.4频率特性模型和模型参数特点随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修正，模型的发展级别特别多，模型也越来越复杂。LEVEL1

–最简单，适合长沟道器件，均匀掺杂的预分析LEVEL2

–含详细的器件物理二级模型，但公式复杂，模拟效率低，小尺寸管符合不好。LEVEL3

–经验模型，公式简单。模拟效率高，精度同LEVEL2。小尺寸管精度不高。BSIM1（BerklyShort-channelIGETModelLEVEL13，28）

–经验模型，记入电参数对几何尺寸的依赖性。长沟道管（1um以上的器件）精度高。2023/2/1910.4频率特性模型和模型参数特点BSIM2（LEVEL39）

–改进电流公式，L=0.25um以上的器件精度高。

–在几何尺寸范围大时，必须分成几个几何尺寸范围，对应几套模型参数，每套参数适用于一个窄范围。BSIM3（LEVEL47、49）

–基于物理模型，而不是经验公式。

–在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。

–尽可能减少器件模型参数（BSIM260个，BSIM333个）器件模型、模型参数是芯片厂家根据工艺线制备的器件提取生产工艺线不同，器件模型则不同；芯片制造厂不同，器件模型也会不同电路设计用到的器件模型、模型参数由芯片制造厂提供

2023/2/1102023/2/11110.4频率特性简化的小信号等效电路只计入rds2023/2/11210.4频率特性高频等效电路忽略寄生参数rs,rd,rds,和Cds，高频小信号等效电路2023/2/11310.4频率特性

MOSFET频率限制因素限制因素2：栅电容充放电需要的时间截止频率fT：器件电流增益为1时的频率限制因素1：沟道载流子的沟道输运时间沟道渡越时间通常不是主要频率限制因素2023/2/11410.4频率特性电流-频率关系负载电阻输入电流输出电流密勒效应：将跨越输入-输出端的电容等效到输入端，C值会扩大（1＋K）倍，K为常数2023/2/11510.4频率特性含有密勒电容等效电路输入电流公式：米勒电容对MOSFET输入阻抗的影响：使输入阻抗减小2023/2/11610.4频率特性截止频率推导2023/2/11710.4频率特性提高频率特性途径提高迁移率（100方向，工艺优质）缩短L减小寄生电容（硅栅基本取代了铝栅）1810.4

频率特性

需掌握内容模型的基本概念MOSFET的高低频等效电路思考：饱和区VGS变化，沟道电荷的来源？频率特性的影响因素米勒电容和含CM的等效电路截止频率的定义、推导和影响因素提高截止频率的途径2023/2/1XIDIANUNIVERSITY2023/2/12023/2/11910.5

开关特性

本节内容CMOS概念CMOS如何实现低功耗，全电平摆幅CMOS的开关过程及影响因素MOSFET的版图CMOS闩锁效应MOSFET的噪声特性2023/2/1XIDIANUNIVERSITY2023/2/12010.5开关特性开关原理MOS开关相当于一个反相器。CMOS反相器CMOS（Complentary互补CMOS）n沟MOSFET与p沟MOSFET互补实现低功耗、全电平摆幅数字逻辑电路的首选工艺2023/2/12110.5开关特性

什么是CMOS？10.5开关特性CMOS反相器2023/2/122CMOS如何实现低功耗，全电平摆幅？CLT：输出端对地总电容，包括下一级负载电容、引线电容、

NMOS和PMOS的漏衬PN结电容全电平摆幅：VOH-VOL=VDD-0=VDD静态功耗：充放电完成后电路的功耗，近似为零，静态时一管导通，另一管截止，不存在直流通路动态功耗：输入高低电平转换过程中的功耗。NMOS传输高电平会有VTN的损失。原因？PMOS传输低电平会有VTP的损失。原因？开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff载流子沟道输运时间，（本征延迟）输出端对地电容的充放电时间。（负载延迟）提高开关速度途径（降低开关时间）：减小沟长L（L<5um,开关速度由负载延迟决定）减小对地总电容：引线电容、NOMSPMOS的DB间PN结电容等寄生电容增加跨导，提高充放电电流。（跨导和I都正比于增益因子）2023/2/12310.5开关特性

开关时间2023/2/12410.5开关特性CMOS实现n沟MOSFETp沟MOSFET场氧：用作管间隔离，因存在场区寄生晶体管栅氧（用作MOS电容的介质）通常接电路最低电位通常接电路最高电位2023/2/12510.5开关特性

CMOS的工艺类型P阱n阱双阱10.5开关特性版图2023/2/126ASIC设计流程：系统设计→逻辑设计→电路设计→版图设计→制造版图：相互套合的图形，用来制备掩膜版，掩膜版用于芯片光刻、扩散等工艺；不同物理层对应不同掩模版同类型的SD区、栅区、金属区、接触孔对应四层掩模板。一个MOS器件版图至少是四层掩模板图形的套合接触孔掩模板：淀积金属前，芯片表面有绝缘物。若使M和S在源漏区形成欧姆接触，需利用接触孔掩模板在源漏区上方刻蚀掉绝缘物，以使M和S直接接触。10.5开关特性

MOSFET版图2023/2/127版图由电路所要求电特性和工艺要求的设计规则共同决定。电特性：ID、gm等参数决定了W/L（设计参数）。工艺要求的设计规则：图形和图形之间的尺寸要求。防止因掩模图形的断裂和碰接而造成电路的开路和短路。2023/2/12810.5开关特性

MOSFET版图图形结构设计：主要为长条形，若宽长比较大，则采用梳状结构，对功率器件还有网格状结构。2023/2/1XIDIANUNIVERSITY10.5开关特性反相器版图2023/2/12910.5开关特性CMOS与非门

2023/2/130与非门:全1得0见0得110.5开关特性CMOS或非

2023/2/131或非门:全0得1见1得02023/2/13210.5开关特性

CMOS闩锁效应p+源区n阱p型衬底n+源区Ig：大的电源脉冲干扰或受辐照产生。闩锁效应（Latchup）：寄生的可控硅结构在外界因素触发导通，在电源和地之间形成大电流的通路现象。2023/2/13310.5开关特性

CMOS闩锁效应SOI（Silicon-On-Insulator，绝缘衬底上的硅）：在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体

上形成半导体薄膜，制作器件。优点：可以实现集成电路中元器件的介质隔离，彻底消除了体CMOS

电路中的寄生闩锁效应。2023/2/13410.5

开关特性需掌握内容CMOS如何实现低功耗，全电平摆幅CMOS的开关过程及影响因素思考：单管MOSFET作传输门时输出VT的损失？CMOS闩锁效应过程2023/2/1XIDIANUNIVERSITY2023/2/13510.6补充

温度特性u和温度关系：栅压使半导体表面强反型时，u随温度上升呈下降趋势。在－55°～＋150°温度范围内，u∝T-1；负温度系数VT与温度关系：VT表达式对T求偏导，主要来源于费米势随温度的变化。N沟：负的；P沟：正的

ID与温度关系：与（VGS－VT）相关（VGS－VT）较大时，ID随温度变化由迁移率温度系数决定，为负（VGS－VT）较小时，ID随温度变化由－(VT温度系数)决定，为正MOSFET可通过选择合适的（VGS－VT），ID温度系数可为0。2023/2/13610.6补充噪声特性

MOSFET的噪声主要来源：沟道热噪声和闪烁噪声。沟道热噪声：沟道载流子的无规则热运动造成，通过沟道电阻生成热噪声电压，使沟道电势分布发生起伏，致使有效栅压发生波动，从而导致漏电流出现涨落。闪烁噪声：载流子在沟道内漂移时，会对Si和SiO2界面处界面陷阱充放电，从而使漏电流受影响。噪声电压与频率成反比，也叫1/f噪声。MOS管的所有噪声都会以等效噪声电压反映到输入端，通过器件跨导以漏电流噪声形式进入电路。噪声特性对于小信号放大器等模拟电路设计是至关重要的。2023/2/13710.6

补充器件设计设计内容根据使用要求确定主要参数的设计指标根据设计指标，选择图形结构，确定图形尺寸；根据设计要求，选择材料，确定纵向尺寸；在对主要参数进行初步验算的基础上利用器件设计软件进行仿真，确定器件参数的具体值。进行流片验证，根据测试结果进一步修改验证。2023/2/1XIDIANUNIVERSITY2023/2/13810.6

补充器件设计MOSFET的主要参数与器件设计的主要依据：先汇总主要参数，分析影响各参数的主要因素，从而找出器件设计依据直流参数：VT,ID,BVDS,BVGS;（Cox,Na,VFB,Qss,W/L,u,L,tox）交流参数：gms,gd,fT,ROn,各电容。与图形尺寸有关的参数（fTIDgmROn），与材料有关的参数（VT）不同器件对参数的要求不同（功率器件：耐压、电流；高频器件：fT）应先满足主要参数的要求，然后再根据其他参数进行调整2023/2/1XIDIANUNIVERSITY2023/2/13910.6补充器件设计图形尺寸设计：（W、L）沟道长度L:上限值可由ft公式求，下限值取决于特征工艺尺寸沟道宽度：沟长确定后，沟宽主要由跨导和电流容量确定。其他图形尺寸：源漏接触孔尺寸和漏电流容量、设计规则（最大电流密度）密切相关。图形结构设计：主要为长条形，若宽长比较大，则采用梳状结构，对功率器件还有网格状结构。2023/2/1XIDIANUNIVERSITY2023/2/14010.6

补充器件设计纵向尺寸设计：（tox，Xj）（1）栅氧化层厚度（tox）影响器件栅对半导体表面状态的控制灵敏度。特性参数大都与tox相关。满足质量要求的前提下，越薄越好。（2）源漏结深（Xj）：深度、浓度影响源漏串联电阻的大小。长沟器件：Xj大好，RSRD小；短沟器件，要求L>>Xj:很好的保持长沟特性。要求浓度高，形成良好的欧姆接触，减小RSRD。2023/2/14110.6

补充器件设计材料的选择：（1）衬底材料：掺杂浓度：VT、gm、耐压与NB相关，VT与NB关系最密切。若选用离子注入调整VT技术，NB的浓度可适当减小，可减小寄生电容，增加耐压。衬底晶向：尽量采用（100）晶向表面态密度小，载流子迁移率较高。（2）栅材料：硅栅优于铝栅（面积、寄生电容），但随着绝缘层高K介质的使用，需要选择某些稀有金属（Ni，Co，Ti等）作栅。栅绝缘层材料：最成熟的SiO2，45nm工艺后采用的高K介质HfO2.10.7

小结MOSFET的几个简单公式：2023/2/142萨氏方程：MOSFT电流电压特性的经典描述。MOSFET是一种表面性器件，工作电流延表面横向流动，所以器件特性强烈依赖于沟道表面尺寸W、L。L越小，截止频率和跨导越大，集成度越高。FET仅多子参与导电，无少子存贮、扩散、复合效应（双极里讲过），开关速度高，适于高频高速工作MOSFET的栅源间有绝缘介质，所以为电容性高输入阻抗，可用来存储信息。（存储电路，mosfet）Sb,db处于反偏（至少0偏），同一衬底上的多MOSFET可实现自隔离效果。硅栅基本取代了铝栅，可实现自对准，减小器件尺寸，提高集成度。2023/2/14310.7

小结1MOSFET可以分为n沟道、p沟道，增强型、耗尽型。对于不同类型的MOSFET，栅源电压、漏源电压、阈值电压的极性不同。特性曲线和特性函数是描述MOSFET电流-电压特性的主要方式。跨导和截止频率是表征MOSFET性质的两个最重要的参数。根据MOSFET的转移特性（ID-VGS），可分为导通区和截止区；根据MOSFET的输出特性（ID-VDS），可分为线性区、非饱和区和饱和区。影响MOSFET频率特性的因素有栅电容充放电时间和载流子沟道渡越时间，通常前者是决定MOSFET截止频率的主要限制因素。CMOS技术使n沟MOSFET和p沟MOSFET的优势互补，但可能存在闩锁等不良效应。2023/2/144

11.7

小结