数字集成电路Chapter4

第4章

逻辑门电路设计集成电路分析与设计1EE141《集成电路分析与设计》课程主要介绍什么内容?CMOS数字集成电路(CMOSdigitalIC)IC的发展历史及现状(HistoryofIC)IC设计流程和方法(DesignprocessandMethodology)IC制造工艺技术(Fabricationprocess)ICEDA（CAD）工具使用(EDAtools)CMOS反相器设计(CMOSInverter)CMOS组合逻辑门设计(CombinationalLogicCircuit)CMOS时序逻辑电路设计(SequentialLogicCircuit)IC版图设计(Layout)IC仿真技术(Simulation)存储器电路设计介绍(MemoryCircuits)模拟IC设计介绍(AnalogIC)2EE141简述本章主要介绍静态逻辑门电路的设计。静态逻辑的含义是：门的输出总是输入的逻辑函数，并且不论什么时刻都可以在门的输出端得到输出逻辑值。3EE141本章内容与非门的直流特性或非门的直流特性与非门、或非门的版图设计开关特性复杂的CMOS逻辑门一个CMOS全加器的设计4EE141CMOS与非门的直流特性PMOS器件尺寸相同，Wp，LpNMOS器件尺寸相同，Wn，Ln5EE141CMOS与非门的直流特性CMOS与非门电路6EE141CMOS与非门的直流特性两个PMOS器件并联有这样一个规律：两个并联的MOS管等价于两个并联MOS管宽度之和的单个MOS管；7EE141CMOS与非门的直流特性两个NMOS器件串联有这样一个规律：两个串联的MOS管等价于两个串联MOS管长度之和的单个MOS管；8EE141CMOS与非门的直流特性如果将与非门两个输入端连接在一起，该电路就类似于一个反相器NMOS尺寸：沟道宽度为Wn、沟道长度为2LnPMOS尺寸：沟道宽度为2Wp、沟道长度为Lp9EE141CMOS与非门的直流特性与非门的跨导比率是：二输入与非门的转换点电压Vsp为10EE141CMOS与非门的直流特性上式是在两个输入端都连接在一起的假设下推导出来的。如果，例如说只有一个输入正在转换，那么得到的Vsp将与上式计算出来的结果不一致。11EE141CMOS与非门的直流特性这个式子说明了：为什么在CMOS设计中更倾向于采用与非门。如果采用相同尺寸的NMOS和PMOS器件，那么由于空穴迁移率比NMOS的迁移率低，所以

此时采用串联的NMOS管和并联的PMOS管就更轻松地设计出一个转换点电压为理想值Vdd/2的逻辑门。12EE141CMOS与非门的直流特性13EE141CMOS或非门的直流特性14EE141CMOS或非门的直流特性在CMOS数字电路设计中，与非门的应用最多。这是因为与非门与或非门相比，它有更好的直流特性、噪声容限和动态特性。15EE14116EE141或非门和与非门的版图设计17EE141或非门和与非门的版图设计18EE141或非门和与非门的版图设计19EE141或非门和与非门的版图设计AOutVDDGNDB20EE141OnefingerTwofingers(folded)一个设计策略21EE141NANDINVStandardCellLibrary22EE141StandardCellLibraryNANDINVNAND23EE141StandardCellLayoutMethodology–1980ssignalsRoutingchannelVDDGNDWhatlogicfunctionisthis?24EE141开关特性25EE141开关特性26EE14127EE14128EE141开关特性29EE141开关特性——动态功耗每次反相器改变状态时，都要对电容Ctot进行充电或者放电。如果反相器的输入是周期为T，频率为fclk的方波，则反相器从VDD中抽取的电流的平均值：反相器的平均动态功耗是：30EE141开关特性——动态功耗为了描述数字工艺的速度，通常用到功耗延迟积（PowerDelayProduct，PDP）这一概念，PDP的单位是焦耳GaAs工艺与CMOS工艺相比，其传输延迟小，但其功耗可能会更大，从而其PDP较大。31EE141开关特性32EE141开关特性同理，对于并联的NMOS：33EE141开关特性34EE141开关特性同理，对于串联的PMOS：35EE141开关特性——与非门36EE141复杂CMOS逻辑门电路要实现逻辑功能复杂的CMOS逻辑门，需要采用下面介绍的基本电路模块；前面介绍的与非门和或非门就是用这些电路模块实现的；所有的与或非（And-Or-Invert，AOI）逻辑功能都可以用这些电路模块实现；AOI逻辑的主要优点是：在实现一个相对复杂的逻辑功能时，AOI逻辑实现的延迟显著低于逻辑门实现的延迟。37EE141复杂CMOS逻辑门电路38EE141ComplexCMOSGateDABCDABCOUT=D+A•(B+C)39EE141TransistorSizingaComplexCMOSGateOUT=D+A•(B+C)DABCDABC1222448840EE141CombinationalLogicGate/BoolAlgebra41EE141StaticComplementaryCMOSVDDF(In1,In2,…InN)In1In2InNIn1In2InNPUNPDN……Pull-upnetwork(PUN)andpull-downnetwork(PDN)PMOStransistorsonlypull-up:makeaconnectionfromVDDtoFwhenF(In1,In2,…InN)=1NMOStransistorsonlypull-down:makeaconnectionfromFtoGNDwhenF(In1,In2,…InN)=0Question:HowmanytransistorsareusedtoimplementN-inputfunctionF(In1,In2,…InN)?42EE141复杂CMOS逻辑门电路43EE141复杂CMOS逻辑门电路如何实现以下逻辑函数？44EE14145EE14146EE14147EE141复杂CMOS逻辑门电路如何用AOI逻辑实现一个异或门（XOR）？48EE14149EE141XNOR/XORImplementationABABABABXNORXORABABABABHowmanytransistorsineach?50EE141StaticComplementaryCMOSVDDF(In1,In2,…InN)In1In2InNIn1In2InNPUNPDN……Naturallyinverting,implementingonlyfunctionssuchasNAND,NOR,andXNORinasinglestage.PMOStransistorsonlypull-up:makeaconnectionfromVDDtoFwhenF(In1,In2,…InN)=1NMOStransistorsonlypull-down:makeaconnectionfromFtoGNDwhenF(In1,In2,…InN)=051EE141ThresholdDropsVDDVDD

PDN0CLCLPUNVDD0CLVDDVDDVDD

CL52EE141ThresholdDropsVDDVDD

0PDN0

VDDCLCLPUNVDD0

VDD-VTnCLVDDVDDVDD

|VTp|CLSDSDVGSSSDDVGS53EE141CMOS全加器设计数字运算系统中最基本的单元电路54EE141CMOS全加器设计55EE141CMOS全加器设计56EE141CMOS全加器设计57EE14158EE14159EE14160EE141行波进位加法器61EE141旁路进位加法器选择进位加法器超前进位加法器改进电路62EE14163EE14164EE141作业1、设计一个4位全加器，完成仿真。（采用模块化设计，即采用子电路的方式）作业提交截止时间：4月15日2、与非门、或非门、与门电路的设计和仿真。（原理图、Spice网表、仿真结果）3、D触发器电路的设计和仿真。（原理图、Spice网表、仿真结果）65EE141.subcktFAABCICOS.endsFAFA.spFA4.spX1A0B0GNDC1S0FAX2A1B1C1C2S1

FAX3A2B2C2C3S2

FAX4A3

B3C3C4S3