EDA用户使用手册及引脚

EDA/SOPC系统开发平台用

户

使

用

手nrL册北京百科融创教学仪器设备有限公司TOC\o"1-5"\h\z\o"CurrentDocument"第一章综述 3\o"CurrentDocument"第二章系统模块 7\o"CurrentDocument"2.1系统组成 7\o"CurrentDocument"2.2模块介绍 9\o"CurrentDocument"2.3使用注意事项： 35\o"CurrentDocument"2.4SOPC-NIOSIIEDA/SOPC系统开发平台说明 36第一章综述SOPC-NIOSIIEDA/SOPC实验开发系统是根据现代电子发展的方向，集EDA和SOPC系统开发为一体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOPC教学实验开发之外，也是电子设计和电子项目开发的理想工具。整个开发系统由核心板SOPC-NiosII-EP2C35、系统板和扩展板构成，根据用户不同的需求配置成不同的开发系统。SOPC-NiosII-EP2C35开发板为基于AlteraCycloneII器件的嵌入式系统开发提供了一个很好的硬件平台，它可以为开发人员提供以下资源：拥有33216个逻辑单元和483840bits片上存储单元CycloneIIEP2C35F672C8FPGA16Mbits的EPCS16配置芯片1MbytesSRAM32MbytesSDRAM8MbytesNORFlashROM64MbytesNANDFlashROMRS-232DB9串行接口USB2.0设备接口10BASE-TJ45接口多路音频CODEC接口4个用户自定义按键4个用户自定义LED1个七段码LED标准AS编程接口和JTAG调试接口50MHz高精度时钟源两个高密度扩展接口（可与配套实验箱连接）两个标准2.54mm扩展接口，供用户自由扩展系统上电复位电路口支持+5V直接输入，板上电源管理模块SOpC-NiosII-EP2C35开发板是在经过长期用户需求考察后，结合目前市面上以及实际应用需要，同时兼顾入门学生以及资深开发工程师的应用需求而研发的。就资源而言，它已经可以组成一个高性能的嵌入式系统，可以运行目前流行的RTOS，如uC/OS、uClinux等。系统主芯片采用672引脚、BGA封装的EP2C35FPGA，它拥有33216个LE,105个M4K片上RAM（共计483840bits），35个18X18硬件乘法器、4个高性能PLL以及多达475个用户自定义IO。板上提供了大容量的SRAM、SDRAM和FlashROM等以及常用的RS-232、USB2.0、RJ45接口和标准音频接口等，除去板上已经固定连接的IO,还有多达260个IO通过不同的接插件引出，供用户使用。所以，不管从性能上而言，还是从系统灵活性上而言，无论您是初学者，还是资深硬件工程师，它都会成为您的好帮手。50MHz高精度时钟■ ■ 32MbytesSDRAM高效电源管理iVccD-TTI VccIO3JTM调趙口8Mbytes

NORFlashROM産编程接口Cy匚50MHz高精度时钟■ ■ 32MbytesSDRAM高效电源管理iVccD-TTI VccIO3JTM调趙口8Mbytes

NORFlashROM産编程接口Cy匚loneIIEP2C35F672C864Mbytes

NANDFlashROM扩展接口4用户自定义按键4用户自定史LEDV自定义七段码管~图1-110BASE-TRJ45系统功能框图手动复位■ ・标准音频CODEC手动复位SOPC-NIOSIIEDA/SOPC实验开发平台提供了丰富的资源供学生或开发人员学习，资源包括接口通信、控制、存储、数据转换以及人机交互显示等几大模块，接口通信模块包括SPI接口、IIC接口、视频接口，RS232接口、网络接口、USB接口、标准并口、PS2键盘鼠标接口、1－Wire接口等；控制模块包括直流电机、步进电机等；存储模块包括CF卡、IDE硬盘、SD卡等；数据转换模块包括串行ADC、DAC、高速并行ADC、DAC以及数字温度传感器等；人机交互显示模块包括8个按键、8个开关、4X4键盘阵列、640X480图形点阵LCD、8位动态7段码管、16X16点阵以及交通灯等；另外片上还提供了一个简易模拟信号源和多路时钟模块。上述的这些资源模块既可以满足初学者入门的要求，也可以满足开发人员进行二次开发的要求。SOPC-NIOSIIEDA/SOPC实验开发平台提供的资源有

配套开发板为SOPC-NIOSII-EP2C35（核心芯片为EP2C35F672C8）640X480超大图形点阵液晶屏口RTC,提供系统实时时钟口1个直流电机和传感器模块1个步进电机模块1个VGA接口1路视频输入和视频输出接口1个标准串行接口1个以太网卡接口，利用RTL8019AS芯片进行数据包的收发1个USB设备接口，利用PDIUSBD12芯片实现USB协议换SD卡接口，可以用来接SD卡或MMC卡基于SPI或IIC接口的音频CODEC模块2个PS2键盘/鼠标接口1个交通灯模块CF卡和IDE硬盘接口串行ADC和串行DAC高速并行8位ADC和DAC触摸屏控制器IIC接口的EEPROM基于1-Wire接口的数字温度传感器扩展接口，供用户自由扩展1个红外收发模块1个数字时钟源，提供24MHz、12MHz、6MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz和1Hz等多个时钟1个模拟信号源，提供频率在80〜8KHz、幅度在0〜3.3V可口调的正弦波、方波、三角波和锯齿波1个16X16点阵LED显示模块1个4X4键盘输出阵列8位动态七段码管LED显示8个用户自定义LED显示8个用户自定义开关输出8个用户自定义按键输出

第二章系统模块2.1系统组成本节将重点介绍开发板上所有的组成模块。图2-1(a)是整个开发板的模块布局图，表2-1(b)是对应的组成部分及其功能的简单描述。图2-lb)反面

块布局图，表2-1(b)是对应的组成部分及其功能的简单描述。图2-lb)反面表2-1系统组成部分及其功能描述序 号名 称功 能 描 述U1CycloneII主芯片EP2C35F672C8存 储 单 元U13,U14SRAM两片组成1Mbytes,即卩256KX32bitsU7SDRAM32MbytesSDRAM(16MX16bits)U15NORFlash8Mbytes线性Flash存储器U9NANDFlash64Mbytes非线性Flash存储器U10EPCS1616Mbits主动串行配置器件接 口 资 源U11,J7RS-232标准9针串口U10,J8USB高速USB2.0设备接口U4,J5网络接口10BASE-TRJ45以太网接口U2,J1~J4音频接口高性能音频CODEC，包括音频输入、输出、MIC输入以及耳机输出等接口JP3〜JP6扩展接口出了板上固定连接的10引脚，还有多达260个用户自定义IO口通过不同的接插件引出，供用户进行二次开发JP1JTAG调试接口供用户下载FPGA代码，实时调试NiosIICPU,以及运行QuartusII提供的嵌入式逻辑分析仪SignalTapII等JP2AS编程接口待用户调试FPGA成功后，可通过该接口将FPGA配置代码下载到配置器件中人 机 交 互S1〜S4自定义按键4个用户自定义按键，用于简单电平输入，该信号直接与FPGA的IO相连S5复位按键该按键在调试NiosIICPU时，可以作为复位信号，当然也可以由用户自定义为其它功能输入D1〜D4自定义LED4个用户自定义LED，用于简单状态指示，LED均由FPGA的IO直接驱动DS1七段码LED静态七段码LED，用于简单数字、字符显示，直接由FPGA的IO驱动时 钟 输 入U8晶振高精度50MHz时钟源，用户可以用FPGA内部PLL或分频器来得到其它频率的时钟电 源J6直流电源输入直流电源适配器插座，适配器要求为U5，U6电源管理负责提供板上所需的3.3V和1.2V电压2.2模块介绍面对板上的各个模块及其硬件连接作详细说明。CycloneIIEP2C35FPGA（U1）继Altera公司成功推出第一代CycloneFPGA后，Cyclone一词便深深的烙在广大硬件工程师心中，一时间它便成为低功耗、低价位以及高性能的象征。然而在去Altera公司再一次发布第二代CycloneFPGA,与第一代相比，加入了硬件乘法器，同时内部存储单元数量也得到了进一步的提升，相信CycloneII比它的鼻祖Cyclone而言，会表现出更加出色的性能本开发板上采用的FPGA是EP2C35F672C8，它便是AlteraCycloneII系列中的一员，采用672引脚的BGA封装，表2-2列出了该款FPGA的所有资源特性。Les33,216M4KMemory所有RAM18X18硬件乘法器PLLs4用户可用I/O表2-2 EP2C35F672C8资源列表1234567891011121314151617181920212223242526AooooooooooooooooooooooooEooooooooooooooooooooooooooCooooooooooooooooooooooooooDooooooooooooooooooooooooooEooooooooooooooooooooooooooFooooooooooooooooooooooooooGooooooooooooooooooooooooooHooooooooooooooooooooooooooJooooooooooooooooooooooooooiiliiEiEiliilAAooooooooooooooooooooooooooABooooooooooooooooooooooooooACooooooooooooooooooooooooooADooooooooooooooooooooooooooAEooooooooooooooooooooooooooAFoooooooooooooooooooooooo图2-2EP2C35F672C8芯片管脚示意图如图2-2所示EP2C35的管脚名称行列合在一起来表示。行用英文字母表示，列用数字来表示。通过行列的组合来确定是哪一个管脚。如A2表示A行2列的管脚。AF3表示AF行3列的管脚开发板上提供了两种途径来配置FPGA：使用QuartusII软件，配合下载电缆从JTAG接口下载FPGA所需的配置数据，完成对FPGA的配置。这种方式主要用来调试FPGA或NiosIICPU，多在产品开发初期使用使用QuartusII软件，配合下载电缆，通过AS接口对FPGA配置器件进行编程，在开发板下次上电的时候，会完成对FPGA的自动配置。这种模式主要用来产品定型后，完成对FPGA代码的固化，以便产品能够独立工作。

SRAM（U13,U14）开发板上的SRAM由2片3.3VCMOS静态RAMIDT71V416组成容量为256KX32bits的存储空间，高速度SRAM和高带宽数据总线，保证了NiosIICPU可以工作在非常高效的状态。本开发板所用的SRAM为-10等级的，这就意味着NiosIICPU可以在32位总线带宽情况下，以100MHz的速度进行读写操作，数据吞吐率高达到400Mbyets/S。SRAM与FPGA的硬件连接见表2-3。

W2129/D8V2230/D9U2031/D10U2132/D11U2235/D12T1736/D13T1837/D14T1938/D15R17/7D16R19/8D17R20/9D18R24/10D19P17/13D20P23/14D21P24/15D22N18/16D23N20/29D24N23/30D25N24/31D26M19/32D27M20/35D28M21/36D29M22/37D30M23/38D31T2139/BE0T2040/BE1M24/39BE2P18/40BE3T224141OE#Y221717WE#Y2166CS#表2-3SRAM与FPGA的硬件连接注：1)‘/'表示没有连接。2)‘#'表示低电平有效。3）SRAM的数据线（DO〜D7）和地址线与NORFlash共同占用FPGAIO。SDRAM（U7）开发板上使用的SDRAM为HY57V561620BT-6,该芯片最高可工作在166MHz主频上，由4个4MX16bits的Bank组成，共有32Mbytes的容量，即16MX16bits。开发板上的主时钟源为50MHz，通过内部PLL进行3倍频可得到稳定的150MHz时钟，所以NiosIICPU可以在150MHz主频上与SDRAM进行数据交互，数据吞吐率高达3OOMbytes/S，如此高的数据交互能力，足以满足不同开发人士所需。SDRAM与FPGA的硬件连接见表2-4。表2-4FPGA引脚U7引脚信号说明AB323A0AB424A1AC325A2AD326A3AE229A4AD230A5AC231A6AC132A7AB233A8AB134A9AA422A10AA235A11AA136A12Y520BA0AA321BA1P32D0P44D1R35D2R47D3T38D4T410D5U311D6

U413D7W242D8W144D9V245D10V147D11U248D12U150D13T251D14R253D15V315LDQMY139UDQMY337CKEAA738CLKY419CS#W418RAS#W317CAS#V416WE#表2-4SDRAM与FPGA的硬件连接注：NORFlash(U15)‘#'表示低电平有效。开发板上提供了1片容量为8Mbytes(8MX8bits)NORFlash存储器一 AM29LV065D。该芯片支持3.0〜3.6V单电压供电情况下的读、写、擦除以及编程操作，访问时间可以达到90ns。AM29LV065D由128个64Kbytes的扇区组成，每个扇区都支持在线编程。另外，该芯片在咼达125°C条件下，依然可以保证存储的数据20年不会丢失。NORFlash与FPGA的硬件连接见表2-5。FPGA引脚U15引脚信号说明AC2327A0AE2422A1AE2521A2AD2420A3AD2519A4AC2518A5AC2617A6

AB2516A7Y2510A8Y269A9U2442A10W258AllW267A12V256A13V265A14U254A15U263A16T2446A17AB2615A18R2543A19T2344A20W2335A21T252A22AA2331D0AA2432D1Y2333D2Y2434D3W2438D4V2339D5V2440D6U2341D7AA2611WE#AB2430OE#AB2328CE#AA2514RDY表2-5NORFlash与FPGA的硬件连接注：1）‘#'表示低电平有效。2）NORFlash的数据总线和地址总线（A2〜A19）与SRAM共同占用FPGAIO。NANDFlash（U9）为了满足能够在嵌入式RTOS中有足够的空间创建文件系统或满足开发人员存储海量数据的需求，开发板上除了提供8MbytesNORFlash外,还有一片具有64Mbytes容量的NANDFlash——K9F1208U0M。该芯片由4096BlocksX32PagesX528bytes组成，支持块擦除、页编程、页读取、随即读取、智能拷贝备份、4页/块同时擦除和4页/块同时编程等操作。NANDFlash与FPGA的硬件连接见表2-6。FPGA引脚U9引脚信号说明AE329D0T730D1AA531D2V741D4V642D5V543D6U644D7R616CLER717ALET618WE#P78RE#R59CE#U519WP#P67R/B#W632D3表2-6NANDFlash与FPGA的硬件连接注：‘#'表示低电平有效。RS-232接口（J7,U11）J7是一个标准的DB9孔连接头，通常用于FPGA和计算机以及其它设备间通过RS-232协议进行简单通信。U11是一个电平转换芯片——MAX3232，负责把发送的LVCMOS信号转换成RS-232电平，同时把接收到的RS-232电平转换成LVCMOS信号。由于目前的设计开发中，RS-232通信仅仅是为了进行系统调试或简单的人机交互，所以在开发板设计时，仅在DB9孔接口中保留了通信时必须的RXD和TXD信号。RS-232与FPGA的硬件连接见表2-7。FPGA引脚J7引脚信号说明FPGA端PC端T102TXD'RXDT93RXD'TXD/5/GND表2-7 SRAM与FPGA的硬件连接注：TXD和RXD在J7中已经交换，如果与计算机通信，仅需要一条串口延长线便可，无需交叉。USB2.0接口（J8,U10）为了更好地满足开发人员进行二次开发，开发板上还设计了USB2.0设备接口，接口采用USBB型连接座，板上采用USB2.0设备接口控制芯片ISP1581来完成USB2.0通信中的时序转换和数据包处理。ISP1581是Philips公司推出的一款高性能、低成本、完全符合USB2.0接口规范的USB设备接口芯片，它与CPU之间的通信是通过一组高速通用并行接口来实现的。ISP1581可以自动检测USB2.0系统和USB1.1系统，从而自动在高速和全速模式之间进行转换。鉴于该芯片的性能、成本以及易用性，该芯片在图像类、海量存储类、通信设备、打印设备以及人机交互设备中得到了广泛的应用。ISP1581与FPGA的硬件连接见2-8。

FPGA引脚U10引脚信号说明F340DOF441D1G344D2G445D3H346D4H447D5J348D6J449D7K350D8K451D9L352D10L453D11M354D12M455D13M556D14L657D15

E130A0E231A1D132A2D233A3C234A4B235A5B338A6C339A7F127WR#G226RD#L725CS#G122READYF228INTM262WAKEUPK111EOTK223DREQJ113DACKH216INTRQJ214DIORH115DIOWL210RESET#表2-8 ISP1581与FPGA的硬件连接注：‘#'表示该信号低电平有效。以太网接口J5,U4)在嵌入式系统设计应用当中，以太网接口是一个必不可少的东西，尤其是在uClinux或Linux等系统中，以太网接口更是必备接口之一。本开发板上依然提供了以太网接口，采用CS8900A芯片来完成数据包的处理任务。CS8900A是一款基于ISA接口的低成本以太网控制器，该芯片内部集成了数据处理所需的RAM、10BASE-T数据发送和接收滤波器以及一个能够提供24mA驱动电流的ISA总线接口。ISP1581与FPGA的硬件连接见表2-9。FPGA引脚U10引脚信号说明G2665D0

G2566D1H2667D2H2568D3J2671D4J2572D5K2673D6K2574D7G2227D8G2326D9G2425D10G2124D11F2321D12F2420D13E2319D14E2418D15J2437A0J2338A1J2239A2J2140A3J2041A4K2442A5K2343A6K2244A7K2145A8K1946A9K1847A10L2448A11L2350A12L2151A13L2052A14L1953A15B2554A16C2558A17D2659A18D2560A19F2663AEN

H2329MEMR#H2428MEMW#M257CS#H2132INTH1936SBHE#E2661TOR#E2562TOW#F2564RDYL2575RESET表2-9 CS8900A与FPGA的硬件连接注：‘#'表示该信号低电平有效。音频接口（J1〜J4,U2)开发板上提供了一个标准的音频CODEC模块，采用TI的高性能音频CODEC专用芯片——TLV320AIC23B。该芯片是一个非常出色的立体声音频CODEC芯片，内部集成了所有的模拟功能，能够提供16、20、24和32位数据的ADC和DAC转换，以及8KHz〜96KHz的采样速率。TLV320AICB有两个接口与CPU相连，其中一个为控制接口，可以工作在SPI模式，也可以工作在IIC模式（注意：开发板上已经固定为SPI模式），该接口主要负责初始化和配置芯片；另一个接口是数字音频接口，可以工作在左对齐模式、右对齐模式、IIS模式以及DSP模式，该接口主要用来发送和接收需要转换或被转换的音频数据。ISP1581与FPGA的硬件连接见表2-10。FPGA引脚U10引脚信号说明B2323SDTNA2324SCLKC2321CS#E223BCLKD234DTND246DOUTC245/7LRCTN/LRCOUT表2-10 音频芯片与FPGA的硬件连接注：1）‘#'表示该信号低电平有效。2）灰色部分为SPI控制接口信号，橙色部分为数字音频接口信号。开发板上提供了4个外接插孔，从左到右（JI-J4）依次为MIC输入、音频线输入、耳机输出以及音频线输出插孔。JTAG调试接口（JP1）在FPGA开发过程中，JTAG是一个比不可少的接口，因为开发人员需要下载配置数据到FPGA。在NiosII开发过程中，JTAG更是起着举足轻重的作用，因为通过JTAG接口，开发人员不仅可以对NiosII系统进行在线仿真调试，而且还可以下载代码或用户数据到CFIFlash中。开发板上提供如图2-3所示的10针插座，其每个插针的信号定义见表2-11。2■4■6■8■10■1■3■5■71图2-3开发板上的JTAG调试插座JP1插座信号定义1TCK2GND3TDO4Vcc(3.3V)5TMS6/7/8/9TDI10GND表2-11JTAG插座信号定义注：‘/'表示该插针没有任何信号AS编程接口（JP2）

AS接口主要用来给板上的EPCS16进行编程，故称其为编程接口，板上也是采用图2-2所示的10针插座，其信号定义见表2-12JP1插座信号定义1DCLK2GND3CONFDONE4Vcc(3.3V)5nCONFTG6nCE7DATAOUT8nCS9ASDT10GND表2-12JTAG插座信号定义扩展接口（JP3〜JP6）开发板上提供的资源模块占用了部分FPGA引脚，除此之外，还有260个可用IO供用户自定义使用，这些IO通过不同的接插件引出。JP3和JP4（位于开发板背面）是两个高密度接插件（如图2-4所示），包括了所有的这260个用户自定义IO；JP5和JP6是两个间距为2.54mm的标准双排针插座（如图2-5所示），提供了72个用户自定义10,以满足普通用户的一般需要。□叫|川川iiiiiiiiiiiiii川iiiiiiiiiiiiiiiii川川imiiiiiiiiiiiiiiiiiiiiiiiiiiii"厂|■o 0■1iiiiiiiiiiiiiiiiiiimiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiuiiiiiihu26J28|30I32I34I3626J28|30I32I34I3625127I29I31I33|：354I6I8110I12|14IISI18|20||24

n5■T■9■11■1：指15■IT■19■21|空图2-5JP5和JP6所使用的接插件类型表2-13、2-14、2-15和2-16分别是JP3、JP4、JP5和JP6的引脚信号定义。表2-13JP3与FPGA的硬件连接

FPGA引脚JP3引脚信号说明/1Vcc(5.0V)/2Vcc(5.0V)/3Vcc(5.0V)/4Vcc(5.0V)/5GND/6GND/7GND/8GNDB189FPGAIOA1810FPGAIOB1711FPGAIOA1712FPGAIOB1613FPGAIOB1514FPGAIO/15/B1416FPGAIO1FPGAIOB131FPGAGCLK8B121FPGAIOB112FPGAIOBIO2FPGAIOA102FPGAIO/2/F112FPGAIOG102FPGAIOG112FPGAIOG122FPGAIOJ72FPGAIOG92FPGAIOF73FPGAIOE83FPGAIO/3/F93FPGAIOF103FPGAIOE103FPGAIOF123FPGAIOE123FPGAIOF133FPGAIOF143FPGAIOF154FPGAIOE154FPGAIO/4/F164FPGAIOF174FPGAIOE184FPGAIOF184FPGAIOG184FPGAIOG174FPGAIOG164FPGAIOG135FPGAIOG155FPGAIO/5/G142FPGAIOH125FPGAIOH115FPGAIOJ105FPGAIOL95FPGAIOH105FPGAIOH85FPGAIOJ86FPGAIOJ96FPGAIO/6/A46FPGAIOB46FPGAIOA56FPGAIOB56FPGAIOA66FPGAIOB66FPGAIOA76FPGAIOB77FPGAIOA87FPGAIOB87FPGAIO/7/A97FPGAIOB97FPGAIOE57FPGAIOF67FPGAIOG57FPGAIOG67FPGAIOH68FPGAIOJ58FPGAIOK58FPGAIOK68FPGAIOJ68FPGAIOK78FPGAIOK88FPGAIOK98FPGAIOP98FPGAION98FPGAIOJ119FPGAIO

J149FPGAIOH169FPGAIOK169FPGAIOJ169FPGAIO/9/P259FPGAGCLK6P269FPGAGCLK7N259FPGAGCLK4N269FPGAGCLK5/1/J171FPGAIOK171FPGAIOJ181FPGAIOH171FPGAIOF211FPGAIOF201FPGAIOE201FPGAIOD211FPGAIOC221FPGAIOC211FPGAIOD201FPGAIOD191FPGAIOC191FPGAIOD181FPGAIOD171FPGAIOC171FPGAIOD161FPGAIOC161FPGAIOD151FPGAIOC151FPGAIOD141FPGAIOD131FPGAGCLK11C131FPGAGCLK10D121FPGAIOC121FPGAIOC111FPGAIOD111FPGAIOC101FPGAIOD121FPGAIOC91FPGAIOD91FPGAIOC81FPGAIOD81FPGAIOC71FPGAIOD71FPGAIO

C61FPGAIOD61FPGAIOD51FPGAIOC41FPGAIOB221FPGAIOA221FPGAIOB211FPGAIOA211FPGAIOB201FPGAIOA201FPGAIOB191FPGAIOA191FPGAIO/1/M61TCKM71TDOL81TMSM81TDI/1GND/1GND/1GND/1GND/1Vcc(5.0V)/1Vcc(5.0V)/1Vcc(5.0V)/1Vcc(5.0V)表2-14JP4与FPGA的硬件连接FPGA引脚JP4引脚信号说明C31FPGAIOB32FPGAIOB23FPGAIOC24FPGAIOD25FPGAIOD16FPGAIOE27FPGAIOE18FPGAIOF19FPGAIOG210FPGAIOH111FPGAIOJ212FPGAIOL213FPGAIOH1514FPGAIOJ1315FPGAION216FPGAGCLKP217FPGAGCLK

U918FPGAIOU1019FPGAIOV920FPGAIOY1021FPGAIOY1222FPGAIOY1423FPGAIOY1624FPGAIOV1125FPGAIO/26/Y1827FPGAIOAE1428FPGAGCLK12AF1429FPGAGCLK13AE1330FPGAIOAF1331FPGAIOW1132FPGAIO/33//34/AE1135FPGAIOAE1236FPGAIOAE1037FPGAIOAF1038FPGAIOAE939FPGAIO/40/AF941FPGAIOAE842FPGA_IOAF843FPGAIOAE744FPGA_IOAF745FPGAIOAE646FPGAIOAF647FPGAIOAE548FPGAIO/49//50/AA651FPGAIOAF552FPGAIOAE453FPGAIOAF454FPGAIOAC1255FPGAIOAD1256FPGAIOAC1157FPGAIOAD1158FPGAIOAC1059FPGAIO/60//61/

AD1062FPGAIOAC963FPGAIOAD864FPGAIOAC865FPGAIOAD766FPGAIOAC767FPGAIOAD668FPGAIOAC669FPGAIOAD570FPGAIOAC571FPGAIOAD472FPGA_IO/73GND/74GND/75GND/76GND/77Vcc(5.0V)/78Vcc(5.0V)/79Vcc(5.0V)/80Vcc(5.0V)/81Vcc(5.0V)/82Vcc(5.0V)/83Vcc(5.0V)/84Vcc(5.0V)/85GND/86GND/87GND/88GNDAD1389FPGAGCLK14AC1390FPGAGCLK15AC1491FPGAIOAD1592FPGAIOAC1593FPGAIOAD1694FPGAIOAC1695FPGAIOAD1796FPGAIOAC1797FPGAIOAC1898FPGAIOAD1999FPGAIOAC19100FPGAIOAC20101FPGAIOAD21102FPGAIOAC21103FPGAIOAD22104FPGAIOAC22105FPGAIO/106/

AD23107FPGAIOAB8108FPGAIOAA9109FPGAIOAB10110FPGAIOAA10111FPGAIOAA11112FPGAIOAB12113FPGAIOAA12114FPGAIOAA13115FPGAIOAA14116FPGAIOAB15117FPGAIOU18118FPGAIO/119//120/AA15121FPGA_IOAA16122FPGAIOAA17123FPGAIOAB18124FPGAIOAA18125FPGAIOAB20126FPGAIO/127//128/AA20129FPGAIOAB21130FPGAIOW17131FPGAIOY15132FPGAIO/133//134/Y13135FPGAIOY11136FPGAIOW10137FPGAIOW8138FPGAIOU7139FPGAIOT8140FPGAIO/141//142/R8143FPGAIOP1144FPGAGCLK3N1145FPGAGCLK1U17146FPGAIOW19147FPGAIOV17148/W16149FPGAIO

W15150FPGAIOLIO151FPGAIO/152/V14153FPGAIOV13154FPGAIOW12155FPGAIOV1O156FPGAIOV21157FPGAIOV20158FPGAIOU12159FPGAIOV18160FPGAIO表2-15JP5与FPGA的硬件连接FPGA引脚JP5引脚信号说明/1Vcc(5.0V)/2Vcc(5.0V)/3GND/4GNDAD45FPGAIOAC56FPGAIOAD57FPGAIOAC68FPGAIOAD69FPGAIOAC710FPGAIOAD711FPGAIOAC812FPGAIOAD813FPGAIOAC914FPGAIOAD1015FPGAIOAC1016FPGAIOAD1117FPGAIOAC1118FPGAIOAD1219FPGAIOAC1220FPGAIOAF421FPGAIOAE422FPGAIOAF523FPGAIOAE524FPGAIOAF625FPGAIOAE626FPGAIOAF727FPGAIOAE728FPGAIOAF829FPGAIOAE830FPGAIOAF931FPGAIO

AE932FPGAIOAF1033FPGAIOAE1034FPGAIOAF1235FPGAIOAE1136FPGAIOAF1337FPGAIOAE1338FPGAIOAF1439FPGAGCLK13AE1440FPGAGCLK12表2-16JP6与FPGA的硬件连接FPGA引脚JP5引脚信号说明/1Vcc(3.3V)/2Vcc(3.3V)/3GND/4GNDAC135FPGAGCLK15AD136FPGAGCLK14AD157FPGAIOAC148FPGAIOAD169FPGAIOAC1510FPGAIOAD1711FPGAIOAC1612FPGAIOAC1813FPGAIOAC1714FPGAIOAC1915FPGAIOAD1916FPGAIOAD2117FPGAIOAC2018FPGAIOAD2219FPGAIOAC2120FPGAIOAD2321FPGAIOAC2222FPGAIOAA923FPGAIOAB824FPGAIOAA1025FPGAIOAB1026FPGAIOAB1227FPGAIOAA1128FPGAIOAA1329FPGAIOAA1230FPGAIOAB1531FPGAIOAA1432FPGAIOAA1633FPGAIOAA1534FPGAI0AB1835FPGAI0AA1736FPGAI0AB2037FPGAI0AA1838FPGAI0AB2139FPGAI0AA2040FPGAI0注：1）‘/'表示该插针没有任何信号2） 灰色背景部分为全局时钟信号3） 蓝色背景部分为JTAG信号4） 浅红色和浅黄色背景部分为电源信号自定义按键（S1〜S4）为了方便开发人员作一些简单的、手动的逻辑输入，开发板上提供了4个用户自定义按键。这四个按键连接到了FPGA的四个10引脚上，具体的定义和使用则有开发人员自由决定。按键与FPGA的硬件连接见表2-17。FPGA引脚按键编号AF20S1AF21S2AF22S4AF23S4表2-17按键与FPGA的硬件连接注：按键按下为低电平，抬起为高电平。复位按键（S5）开发板上有一个复位按键，位于扩展接口和七段码LED之间。复位按键上面的LED为复位指示，当复位按键按下时（低电平），LED亮。复位按键连接到FPGA的C5引脚上，可以供开发人员作为NiosIICPU的复位信号。当然也可以作为普通的按键来使用。自定义LED（D1〜D4）为了方便开发人员进行简单直观的信号观察，开发板上提供了四个

用户自定义LED。这四个LED由FPGA的10引脚直接驱动，当FPGA对应的10输出高电平时，LED点亮；当FPGA对应的10输出低电平时，LED熄灭。LED和FPGA的硬件连接见表2-18。FPGA引脚LED编号AE20D1AE21D2AE22D4AE23D4表2-18LED与FPGA的硬件连接七段码LED(DS1)七段码LED是开发板上提供的另一个方便开发人员调试的显示设备。开发板上使用的七段码LED是共阳极型，a〜f和dp这八个LED均与FPGA的I0引脚直接相连，其对应段名称如图2-6所示。图2-6七段码LED由于七段码LED公共端连接到VCC(共阳极型)，当FPGA对应的I0引脚输出低电平时，对应的七段码LED中的LED点亮；当FPGA对应的10引脚输出高电平时，对应的七段码LED中的LED熄灭。七段码LED和FPGA的硬件连接见表2-19。FPGA引脚DS1段名AE19aAF19bAE18cAF18dAE17eAF17fAE16gAE15dp表2-19七段码LED与FPGA的硬件连接晶振（U8）开发板上提供了高精度、高稳定性50MHz时钟，该时钟直接与FPGA的A13CGCLK9）引脚相连。如果设计人员需要其它频率时钟源，可以在FPGA内部进行分频或利用FPGA内部PLL倍频等途径来得到。直流电源输入（J6）开发板上外部供电仅需在J6输入+5V直流电压即可。用户需要特别注意的是，插入J6的插头必须为内正外负供电极性，如图2-7所示。为了保证系统能够上。稳定工作，电源适配器功率最好在5V/1A以图2-7电源适配器插头说2.3使用注意事项：用户在使用开发板时请严格遵照下述说明：1．严禁用手直接接触开发板上的芯片管脚，避免静电击穿。2．最好使用原配电源适配器，如用其它电源适配器，请务必确认适配器为+5V直流、内正外负极性输出的插头。3．请选用本公司生产的下载电缆，如使用其它下载电缆，请确定电缆的电气特性和信号定义与本开发板插座一致。4．不要自行拆机，以免发生危险。5．如果你在使用过程当中遇到什么问题，请及时与我们联系2.4SOPC-NIOSIIEDA/SOPC系统开发平台说明本节将对SOPC-NIOSIIEDA/SOPC系统开发平台简单的说明各个模块作简要说明：640X480超大图形点阵液晶屏：实验箱上的采用的是640X480图形点阵彩色液晶屏，配合自主研发的液晶控制器，可以在上面显示汉字、图形、波形曲线等。RTC系统实时时钟：RTC芯片为DS13020。DS1302是DALLAS公司推出的涓流充电时钟芯片，内含有一个实时时钟/日历和31字节静态RAM，通过简单的串行接口与CPU进行通信。实时时钟/日历电路提供秒、分、时、日、日期、月、年的信息，每月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM指示决定采用24或12小时格式。DS1302与CPU之间能简单地采用同步串行的方式进行通信，接口连接非常简单，占用端口资源很少，且操作非常容易。直流电机模块：直流电机采用+12V供电，实验箱上的电机可以通过电位器跳速，也可以通过CPU的PWM输出进行跳速，同时直流电机模块还有配套的霍尔传感器，以便进行电机转速的测量。步进电机：步进电机为2相式的，最小旋转角度为18度。VGA接口：采用专用的视频芯片，可以实现高达18位色的VGA输出。视频输出和视频输出接口：通过视频CODEC芯片，可以对视频输出进行量化，同时利用专用数字视频合成芯片，还可以输出NTSC、PAL制式的视频。标准串行接口：可以与标准PC串口直接相连。以太网卡接口：Ethernet模块采用的TCP/IP转换芯片为RTL8019AS芯片，该芯片是一款高集成度、全双工以太网控制器，内部集成了三级省电模式，由于其便捷的接口方式，所以成了多数系统设计中的首选。RTL8019AS支持即插即用标准，可以自动检测设备的接入，完全兼容EthernetII以及IEEE802.310BASE5、10BASE2、10BASET等标准，同时针对10BASET还支持自动极性修正的功能，另外该芯片还有很多其他功能，此处不再赘述。USB设备接口：USB模块采用Philips公司的PDIUSBD12芯片，它通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口。它