微机-接口技术第三章

第三章内存储器1．半导体存储器：只读存储器ROM、随机存储器RAM（包括静态SRAM、动态DRAM）、闪存FlashMemory。2．内存的发展：微机使用的各种内存条，包括FP、EDO、SDRAM、DDR、RDRAM、DDRⅡ、DDR3、QBM。3．半导体存储器相关指标：存储元、存储单元、存储体、存储单元地址、存储容量的定义，存储芯片的组成。4．存储子系统：PC/XT和Pentium存储子系统。本章学习目标内存储器是位于主板上的半导体存储器，包括只读存储器ROM、随机存储器RAM和高速缓存Cache。1．存储器的组成及功能：微机系统中内部存储器，包括半导体存储器ROM、RAM以及闪存FlashMemory的组成及功能。2．存储器性能参数：半导体存储器相关技术指标及实现技术。新型RAM技术，包括DDR、DDRⅡ、DDR3、RDRAM和QBM技术。3．16位和32位存储子系统：存储地址空间的硬件组织方式、系统总线与内部存储器的连接方式、片选信号的产生和译码方式、奇偶校验方式和等待状态产生方法等与之相关的存储器接口技术。通过本章的学习，应对存储系统有一定的了解，掌握存储系统的结构形式、工作方式，包括存储元、存储体和存储器的结构形式和工作方式，以及存储器相关信号的作用和产生方法。3．1半导体存储器3．1．1只读存储器ROM

只读存储器ROM（ReadOnlyMemory）用于存放系统固化程序，如主板

BIOS、硬盘控制程序、打印机控制程序、汉字打印字库、网卡引导程序等，以及某些用户自行设计的控制程序。ROM

中的信息可通过外部写入器写入，或通过程序刷新方式写入。ROM系统由地址译码器、存储矩阵和输出缓冲器组成。3．1．1只读存储器ROM

1．ROM（ReadOnlyMemory）通过掩膜工艺、双极工艺或MOS工艺实现数据编程，用于存放主板BIOS或微程序，生产厂家在芯片生产时对芯片实行一次性编程。2．PROM（Programmable

ROM）可编程只读存储器。可在专用的

PROM

写入器上由用户一次性写入程序。芯片上存储单元原始状态为全

“1”，采用熔断型存储结构。写入时，VCC端加高压（+12V），编程控制为高。当数据位为

0时三极管射极上的熔丝被熔断，写入0信息；当数据位为1时保留熔丝。读出时，VCC端接+5V，字线选择为高，若晶体管导通则输出“1”信息，若晶体管截止则输出“0”信息，信息由数据端输出。

3．1．1只读存储器ROM

3．EPROM（ErasableProgrammableROM）可擦除可编程只读存储器，型号为

2716（16Kb

/

2KB）~27010（1Mb

/

128KB）。芯片顶端中间有一个石英玻璃窗口，用紫外线照射3~5分钟可擦除信息，在专用EPROM编程器上可写入信息。

⑴EPROM存储电路的工作原理基本存储电路中的

NMOS

管带有一个浮置栅G，置于绝缘的二氧化硅中。初始状态和清除状态下浮置栅上无电荷，NMOS

管不导通，存放信息为

“1”。写“0”

时，在漏极

D

和源极

S

之间加上高压，使

NMOS

管瞬间雪崩击穿，向栅极注入电荷。由于绝缘的作用，栅极将保存电荷使

NMOS

管导通，存放信息为“0”。3．1．1只读存储器ROM

读出时，VCC端接+5V，字线为高选通后，若浮置栅上有电荷，则MOS管导通，位线上输出信息“0”；若浮置栅上无电荷，则MOS管截止，位线上输出信息“1”。浮置栅上的电荷在紫外线的照射下，电荷被激发形成光电流泄放，使NMOS管截止，存储元恢复为原始状态。⑵EPROM引脚配置和工作方式芯片管脚除地址、数据、电源引脚外主要有（片选）、（数据输出允许）、（编程控制）和Vpp（编程电源）四个信号。EPROM有五种工作方式，但重要的有以下三种：读：、为低，

为高，Vpp为+5V。将对应单元内容读出。待机：为高、Vpp为+5V,、任意，数据输出为高阻，这种状态下功耗仅为最大功耗的1

/

4。主要为降低功耗而设置。3．1．1只读存储器ROM

编程：、为低、为高、Vpp为+12V或+24V，数据线上为写入信号。4．EEPROM（ElectricErasableProgrammeROM）电可擦除可编程只读存储器，型号为

2816~28010。可在线擦除和写入，芯片管脚的定义与EPROM相似，仅将EPROM的Vpp改为,改为。EEPROM工作方式主要有以下三种：读：、为低，为高，将地址对应单元读出。待机：为高，数据输出为高阻，主要为降低功耗而设置。字节编程：、为低，为高，数据线上为写入信号。5．闪存Flashmemory本质上属于EEPROM，可在线擦除和重写。与EEPROM的主要区别在于存储单元的结构和工艺。闪存存储容量1~2Mb（128KB~256KB），易于在线刷新，目前已基本取代了前几种产品。3．1．2静态读/写存储器SRAM1，基本存储电路

基本存储电路为半导体双稳态触发器，可采用N沟道金属氧化物半导体NMOS、P沟道金属氧化物半导体PMOS、互补金属氧化物半导体CMOS或晶体管–晶体管逻辑电路TTL工艺制作。各种工艺中，NMOS(PMOS)集成度高，CMOS功耗低，而TTL速度快。2．SRAM芯片举例6264SDRAM为28引脚8K×8b双列直插芯片。13位地址A12~A0，8位数据I

/

O7~I

/

O0。采用行、列译码方式，A12~A5作为行译码，产生256个行选信号，A4~A0作为列译码，产生32个列选信号，实现对

256×32

=

8192（8KB）个存储单元的寻址操作。各存储单元通过I/O控制电路和数据输入/输出缓冲器与CPU实现数据交换。读

/

写时产生片选信号1和CS2，为读写控制信号，为高时读，为低时写，为输出允许信号，为低时输出数据。当片选信号1为高或CS2为低时，I/O引脚处于高阻状态，芯片处于低功耗。3．1．3动态读/写存储器DRAMDRAM利用MOS管漏极电容存储信息，电容上有电荷为1，无电荷为0。由于电容存在漏电现象，无法长时间保存信息。故在系统中设置刷新电路，定期对内存单元刷新，保持数据的稳定性。1．DRAM基本存储电路单管型DRAM存储电路由于结构简单、集成化高而被普遍使用。数据以电荷方式存放在电容CS上，CMOS管

V

为开关，为高导通，由行选信号控制。写入时，行选信号为高，打开开关，数据信号经开关送入

CS，为高时向

CS充电使之上升为高电平，为低时CS放电降低为低电平。读出时，在数据线上加上

0

到

1

之间的正电压，向

CD

充电。行选信号打开开关，读出信息，根据数据线上电压的增、减判别1或0。DRAM的读出是一种破坏性读出，读“1”信号的同时

CS

上的电荷会部分泻放，加上静态下的自然泄放，信息保存时间通常小于

2ms。

3．1．3动态读/写存储器DRAM2．DRAM的刷新方式在2ms内所有单元必须被刷新，刷新按行进行。设读写周期为tc，刷新周期为tr，设tc=tr=0.5µs，刷新采用以下三种方式：⑴集中刷新：将刷新时间间隔2ms分为两个时间段，前段用于读/写（3872个tc），后段用于对所有行进行集中刷新（128个tr）。这种方式刷新速度快，但在集中刷新时间段读/写暂停，CPU等待。⑵分散刷新：将系统周期ts（设ts=1µs）一分为二，分为tc和tr，tc用于读/写，tr用于刷新。这种方式刷新简单，但刷新次数过多，影响存储速度。⑶异步刷新：结合以上两种方式，先按分散刷新方式将2ms时间分为128段，每段约15.5µs，再按集中刷新方式将每段分为两个时间段，前15µs用于读/写，后0.5µs对一行进行刷新。刷新与CPU访存操作可能发生冲突，解决方法是使用刷新控制器进行控制。可采用以下3种控制方式：3．1．3动态读/写存储器DRAM⑴异步控制方式：CPU

访存请求与刷新请求属于两个独立事件，刷新控制器按先到先服务和优先级对两个请求服务，刷新请求的优先级高于CPU访存优先级。特点：控制电路复杂，CPU等待。⑵同步控制方式：利用

CPU

不访存时间刷新，要求处理器有确定的不访存时间。特点：控制简单，但难以确保刷新要求。

⑶半同步控制方式：利用时钟上升沿处理

CPU

访存要求，时钟下降沿处理刷新操作。特点：控制简单，但刷新次数太多。3．DRAM芯片举例4164

芯片为

16

引脚

64Kb（64K×1b）双列直插芯片。64K

需

16

位地址，为减少引脚数量，将地址分为

8

位行地址与

8

位列地址，采用分时传送方法，通过行地址选通信号先锁存行地址，再通过列地址选通信号

;锁存列地址，这样仅需8位地址线A7~A0。3．1．3动态读/写存储器DRAM存储空间分为4个区，每区为128行×128列（16Kb），每区设置128个读出放大器。行地址锁定后，经译码用低7位选择每个区中128行中的一行，4个区有4行共512个存储元被选中，存储元信息送读出放大器。列地址锁定后，经译码用低7位选择每个区中128个放大器中的一个，4个区共选中4个放大器。经行、列译码后，有4个存储元信息与I/O控制连接。行、列地址的最高1位送I/O控制，选择4位中的1位与外界交换信息。当为高时，16位地址指定单元中的数据通过放大器放大后经数据输出缓冲器送DOUT；当为低时，DIN端的数据经数据输入缓冲器送入16位地址指定的存储单元。刷新操作时执行只有的访问周期，行译码后四个区中的同一行所有存储元与放大器的输入输出端连接，信号经放大后再回写存储元，实现刷新。逐一改变行地址，可对整个存储器进行刷新。3．1．3动态读/写存储器DRAM4．DRAM控制器DRAM控制器作为CPU与DRAM之间的接口电路，通过它把CPU的信号转换成DRAM的控制信号，实现对DRAM的控制。⑴地址多路器：分时传送行地址和列地址，并传送刷新地址。⑵刷新定时器：对DRAM进行定时刷新。⑶刷新地址计数器：对低7位行地址进行计数，逐行对存储器进行刷新。⑷仲裁电路：按FIFO方式传送访存和刷新请求，刷新请求的优先级高于CPU读/写请求。⑸定时信号发生器：按照要求定时提供、和信号，实现读/写操作和刷新操作。⑹数据缓冲器：作为输入/输出数据缓冲存储器3．1．4微机内存的发展1．快页存储器FPDRAM（FastPageDRAM）用于早期486及前期机器。采用同一电路存取数据，存取速度较慢。FP仅有SIMM（单边接触存储模块）类型的30线和72线两种内存条，最高支持40M系统总线速度。2．扩充数据输出存储器EDODRAM取消两个存取周期间的时间间隔，在发送数据的同时访问下一个内存页面。这种访问方式称为流水线结构访问方式，允许两次内存访问有时间重叠。EDO有72线SIMM和168线DIMM（双边接触存储模块）两种结构形式，最高支持66M系统总线速度。

3．同步动态随机内存SDRAM与CPU同步，共享时钟周期，内存访问采用突发模式，SDRAM只有168线DIMM一种结构形式，最高支持100M系统总线速度。3．1．4内存的发展4．双数据速率存储器DDRSDRAM为SDRAM的换代产品，线数为184线((52+40)×2)。特点是采用双沿触发方式，利用时钟上升沿和下降沿传输数据，使带宽增加一倍，可适应更高的总线速度，最高支持133M系统总线速度。

5．总线动态随机存储器RDRAM采用独特设计方案，以2条8位（或9位）数据通道传输数据，时钟频率高达400M。传送速度最高可达1.6GB/s的尖峰带宽，内存条线数为184线((46+46)×2)，最高支持166M系统总线速度。

6．双数据速率存储器Ⅱ型DDRⅡ陆续推出DDRⅡ400、533、667、800内存条，时钟频率为200、266、333和400MHz，数据传输率为400、533、667和800MHz。由于运行速度较快，在内存条芯片上增加了散热铝片或铜片。DDRⅡ线数为240线((64+56)×2)，最高支持200M系统总线速度。3．1．4内存的发展7．四倍带宽内存QBMQBM采用“位填塞”机制，在不增加内存基准频率的条件下，利用现有的DDR内存和其他组件，实现两倍数据率的配置。一个QBM模块由两个DDR内存模块组成，两个模块的工作周期有90度的相位差，在一个时钟周期实现4次数据读写，通过这种方法让QBM得到两倍于DDR内存的工作效率。实现3.2GB/s的带宽。由于QBM缺乏内存厂商的支持，加上DDR2的普及，QBM内存条的研发受到阻滞，最终由于VIA芯片组终止对QBM内存的支持，因此QBM内存的研发告一段落。8．双数据速率存储器3型DDR3DDR3内存是DDRⅡ的改进版，线数为240线((72+48)×2)。与DDRⅡ相比，功耗和发热量小，工作频率高，通用性好，成本低。DDRⅡ颗粒规格为4M×32bit，而DDR3规格为8M×32bit，颗粒的减少使内存成本得以有效控制，最高支持400M系统总线速度。1．闪存结构、功能闪存是一种快擦写不挥发存储器，可在线擦除和重写。闪存的优点有两个，一是芯片容量大，最大2Mb（256KB），二是易修改性，其内部程序便于刷新。闪存的缺点是较容易受到攻击，无法确保所存信息的安全。用于微机主板的闪存芯片主要用于存储BIOS（基本输入输出系统），有28F010、29EE010和29EE020几种，后面的数字表示容量，010表示容量为1Mb（128KB），020表示容量为2Mb（256KB)。后期闪存具有非对称块结构，分为引导块、参数块和主块，可独立操作。新式闪存具备硬件封锁能力，将特定管脚置为低，可封锁和保护引导块。运行刷新程序，可对闪存内容进行刷新。早期的闪存结构为芯片形式，用于取代EPROM，保存固化程序，如主板BIOS等。后期闪存容量急剧上升，可作为外存储器，如U盘、MP3、MP4、固态硬盘等，最大容量为1TB。

3．1．5闪存Flashmemory182．攻击闪存的病毒第一例攻击闪存的病毒为CIH，它由台湾大同工学院二年级学生陈盈豪(ChenIng-Halu)编制。病毒共有V1.0~V1.4五个版本。V1.0版本可以感染Windows可执行文件，感染后文件长度增加。V1.1版本可将自身分裂成几个部分，再分别插入到文件的空隙中，这样文件的长度不增加，不容易被发现，该两个版本都不具有破坏性。V1.2版本增加破坏硬盘及BIOS代码，病毒爆发日为4月26日。4月26日为前苏联切尔诺贝尔核电站核泄露日，但二者并无关联。国人不喜欢4（死），故选定4月，26是陈盈豪学号后2位。V1.2版病毒长度1003字节，可感染ZIP文件，文件感染后，解压时将会出现：

WinZipSelf-ExtractorheadercorruptPossiblecause：diskorfiletransfererror错误警告信息，用户可凭此发现CIH病毒。

3．1．5闪存FlashmemoryV1.3版本经改进后不感染WinZip类文件，同时将病毒发作时间改为6月26日。此版本的病毒程序长度为1010字节。V1.4版本改进了以上版本中的缺陷，不感染ZIP文件，发作时间改为每月26日，版权信息更改为“CIHV1.4TATUNG”，而前期版本的版权信息为“CIHV1.xTTIT”，此版本的长度为1019字节。CIH病毒98年底推出，99年4月26日首次爆发，全球超过6000万台电脑被破坏，据官方统计，我国约有30万台电脑（不包括家用电脑）被破坏。2000年CIH再度爆发，全球损失超过10亿美元。CIH病毒发作时不仅破坏硬盘文件、硬盘引导区和分区表，同时还破坏计算机主板BIOS，导致主板瘫痪。V1.2~V1.4三个版本CIH病毒只能感染并破坏Windows9X操作系统，即Win95\98\Me三个操作系统。而对Windows2000、WindowsXP和WindowsNT操作系统没有丝毫影响。

3．1．5闪存Flashmemory3．检测CIH病毒各种解病毒软件都可以查杀CIH病毒，如瑞星、江民、金山毒霸、卡巴斯基等。目前金山毒霸系列杀毒软件还推出了CIH终生免疫技术，一次安装后，即使卸载金山毒霸软件，也不会被CIH病毒感染。无解病毒程序时可通过查询判别病毒。进入WINDOWS桌面，在“开始”处点击鼠标右键，点击“搜索(E)”，然后在“要搜索的文件或文件夹名为(M)”栏中输入“windows\Notepad.exe”，在“包含文字(C)”栏中输入“CIHV1”字样，在“搜索范围（L）”下方长框右侧点击“”选择“本地磁盘（C:），点击“立即搜索(S)”，若发现有CIHV1字串表示系统已中毒，可通过解病毒软件杀毒。4．BIOS被攻击的判别方法病毒攻击BIOS的过程：开机正常进入系统，几分钟后死机，鼠标箭头定格，机器无法热启动，按RESET键或关机后再开机后黑屏。

3．1．5闪存FlashmemoryBIOS被破坏后，开机后无任何故障报警，与电源、主板、CPU损坏现象相似。若故障发生在病毒爆发日，则极可能是病毒所为。5．区分病毒对BIOS的破坏程度BIOS采用闪存可方便用户刷新，但由此也导致大量主板由于BIOS损坏而退回厂家。这里即有病毒的原因，也有用户自身原因，如在刷新时使用不支持刷新主板的

BIOS，或在刷新过程中意外中断，均可造成BIOS故障。为此BIOS厂家在芯片中加入引导块(BootBlook)，并用硬件方式对引导块进行保护。在保护方式下，病毒破坏不涉及引导块，遭受病毒攻击后BIOS仍可有条件地引导系统。完全刷新应包括引导块，而设立引导块是防止

BIOS

损坏。为解决该矛盾，在大多数主板上设置了

“允许闪存引导块编程-EnablingtheFlashROMBootBlockProgramming”

跳线，平时跳线设置为

Disable，刷新时设置为

Enable，进行完全刷新。

3．1．5闪存FlashmemoryBIOS被病毒破坏后表面现象为黑屏死机，但破坏程度不同。一种为彻底破坏，BIOS毫无利用价值；另一种为局部破坏，BIOS中引导块完好，仍支持软驱和早期ISA显卡。由于目前配备的大多是AGP显卡或PCI–E显卡，引导块程序不支持这类显示卡，因此黑屏。仔细观察开机过程，若开机过程软驱信号灯亮过，说明BIOS曾访问过软驱，表明引导块并未被破坏。6．BIOS受攻击后的解决方法BIOS受攻击仅仅是程序被破坏，芯片完好无损，只需重新写入正确的BIOS即可修复故障。修复BIOS故障可按以下步骤进行：⑴获取BIOS程序和刷新程序。可在同型主板微机上用刷新程序读取BIOS程序，或下载更先进的BIOS，并下载BIOS刷新程序。⑵用写入器，或用本机写入、它机写入方法将BIOS程序写入受损BIOS芯片。

3．1．5闪存Flashmemory闪存引脚数为32个。分为条形双列直插芯片和矩型表面焊接芯片。BIOS被破坏后，可根据受损程度采用不同办法进行恢复。⑴局部破坏修复方法引导块正常，可在本机重写

BIOS。A．在好机器上制作包含BIOS程序和刷新程序的可启动软盘。B．将故障微机内

AGP

显示卡去除，插一块

ISA

显示卡。新式主板已无ISA插槽，只能使用盲操作，应熟记刷新步骤。C．从软盘启动，执行刷新程序，将

BIOS

程序写入

BIOS

芯片。⑵彻底破坏修复方法找一台主板类型相同微机，用带电拔、插法修复受损BIOS。A．取下被破坏的BIOS芯片。B．在好机器上制作包含刷新程序的系统软盘。C．用软盘启动后，执行刷新程序，出现刷新提示后带电更换

BIOS

芯片，再按“Y“键选择“刷新”，将BIOS文件写入芯片。

3．1．5闪存Flashmemory7．闪存刷新原因早期BIOS刷新的主要原因：⑴2000年问题解决当年HOPER遗留的2000年问题。⑵硬盘升级支持新式硬盘(UDMA硬盘和SATA硬盘)。⑶CPU识别支持新型CPU，支持各项CPU新技术。近期BIOS刷新的主要原因：

提升BIOS性能，增强主板功能。世界上两大BIOS生产厂家分别为AWD和AMI公司，其刷新程序分别为awdflash.exe和amiflash.exe。刷新时从BIOS生产商或主板生产商网站下载刷新程序和最新版本BIOS，进行BIOS刷新。

3．1．5闪存Flashmemory8．闪存刷新方法在BIOS刷新前，应确定是否可刷新。芯片型号为“28××…×”或“29××…×”时可升级，其他型号的芯片应查看主板说明书。刷新应注意两个问题，一是确保BIOS程序与主板匹配，二是刷新过程中不能有异常操作，如重启、复位或断电等。AWARD和AMI公司BIOS的刷新方法相同，即DOS下的刷新使用通用程序，程序源于BIOS生产厂家。WINDOWS下的刷新使用专用程序，程序源于主板生产厂家。而Phoenix公司其DOS下的刷新程序和WINDOWS下的刷新程序均出Phoenix公司。⑴DOS下的AWARD公司BIOS芯片刷新准备新的BIOS程序和对应的刷新程序awdflash.exe，可拷贝或上网下载。将程序存入可启动软盘。这里为便于讲解，假定最新BIOS程序名为newbios.bin。

3．1．5闪存Flashmemory在CMOS中设置启动顺序为“A，C，CDROM”，或将“Firstbootdevice”设置为“Floppy”，开机从软驱启动，出现提示符A:\>。打入命令：awdflash↙，出现刷新画面，在Message及FlashInformation栏中将显示被刷新芯片的厂家、型号及主板BIOS版本序列号等信息，光标停在“FileNametoSave：”框内。根据提示，为主板上的BIOS程序起名(例如“oldbios”)。输入文件名后按回车键，提示：

DoyouwanttosaveBIOS(Y/N)？按“Y”键后显示：

NowBackupSystemBIOStoFile!备份BIOS程序后，光标停在“FileNametoProgram：”框内。输入要升级的BIOS文件名newbios，按回车键后，提示：

Areyousuretoprogram(Y/N)？

3．1．5闪存Flashmemory输入“Y”后出现newbios.bin程序的代码校验和××××H，开始刷新，屏幕上出现刷新进度图示。刷新结束后计算机提示：

PowerOfforResetthesystem关机再开机或按RESET重启。若正常表明刷新成功，若黑屏表明BIOS不支持主板，刷新失败。刷新失败与BIOS被病毒破坏性质相同，可用闪存写入器或带电拔插写入法在同类机器上恢复BIOS。⑵DOS下的AMI公司BIOS芯片刷新用带有刷新程序amiflash.exe及新BIOS程序的软盘启动。打入命令：amiflash/F：oldbios↙，其中“F：”为保存参数，使用该参数可按指定文件名保存主板上的BIOS程序。按回车后出现刷新画面，光标停在“EnterFileName：”框中。

3．1．5闪存Flashmemory输入刷新文件名newbios，回车后在Message及FlashInformation栏中显示刷新芯片厂家、型号及主板BIOS版本号等信息，提示：

Press“Y”tocontinue，“N”torestart按“Y”键后系统会先将主板上的BIOS以“oldbios”文件名方式存入软盘，再将软盘上的“newbios.bin”文件写入BIOS芯片，两个步骤一次完成。刷新结束后提示：

PowerOfforResetthesystem重启计算机。若正常表明刷新成功，若黑屏表明刷新失败。刷新前最好备份原来的BIOS文件，大约需多花费20秒钟，备份可减少刷新失败产生的麻烦，若刷新失败可快速还原。

3．1．5闪存Flashmemory

⑶

Windows下的BIOS刷新(以AOPEN的AX3S主板为例)从台湾AOPEN网站下载AX3S最新BIOS，文件为AX3S120.zip。解压后得AX3S120.BIN，将该文件保存在硬盘指定目录中。从网上下载AOPEN厂家的Windows刷新程序biosflash.exe，存入硬盘指定目录，点击后运行，出现刷新相关信息及选择按纽。

先点击“SaveCurrentBIOS”按纽，在弹出窗口中输入“oldbios”，点击“确定”后以oldbios为文件名保存主板上的BIOS。再点击“UpdateNewBIOS”，在弹出的窗口中输入要刷新的文件名AX3S120.BIN，点击“确定”后进行刷新，出现刷新进度条。刷新结束后弹出提示框，点击“确定”后将重新启动系统。UpdateNewBIOSSaveCurrentBIOS

3．1．5闪存Flashmemory303．1．5闪存Flashmemory⑷PhoenixBIOS芯片刷新①DOS下的刷新下载DOS下的刷新软件，共4个程序，其中包含刷新程序PHLASH16.EXE和BIOS程序BIOS.WPH。备份BIOS用命令PHALASH16/BU[=Filename]，可省略中括弧内容，则备份的文件名为默认文件Bios.bak，也可指定文件名。刷新BIOS用命令PHALASH16[Filename]，可省略中括弧内容，则刷新文件名为默认文件BIOS.WPH，也可指定文件名。②WINDOWS下的刷新下载WINDOWS下的刷新软件WINFLASH.WAR，解压缩后获得刷新目录，内含17个文件，其中包含刷新软件WINFLASH.EXE。刷新时必须具备BIOS刷新文件，其默认名为BIOS.WPH。刷新时点击WINFLASH.EXE，将出现对话框如下：313．1．5闪存Flashmemory仅备份BIOS时先点击上部“BackupBIOSonly”，再点击下部“BackupBIOS”，则以BIOS.BAK文件名备份BIOS。323．1．5闪存Flashmemory刷新并备份BIOS时点击上部“BackupBIOSandFlashBIOSwithnewsettings”，再点击下部“FlashBIOS”即可。3．1．6半导体存储器的相关指标存储元：存储1位二进制信息的物理器件。存储单元：由8个存储位组成1个字节存储单元，由2、4、8个字节存储单元组成1个字、双字和四字存储单元。存储体：主板上可有多个存储体，微机每个内存插槽中可插入一个存储体。存储体可独立工作，其位数取决于

CPU

数据总线的宽度。存储器：由1~n个存储体组成存储器，目前n最大数为8。存储单元地址：为存储单元统一编号称为编址，编号即地址。存储容量：存储器中存储单元的数量，以KB、MB、GB、TB表示。1KB=210B，1MB=220B。1GB=230B，1TB=240B。读出时间：从接收读出命令到指定地址信息被读出，并稳定在总线上的时间。写入时间：接到写入命令后将数据从总线上写入存储器的时间。存储周期时间：两次存储操作之间的时间间隔。3．1．7半导体存储器芯片的组成存储器芯片通常由地址译码器、存储阵列、读写控制、片选控制及三态数据缓冲器组成。字结构方式：每个芯片包含n个字节存储单元(n×8位)，每个字节存储单元对应一个地址编码。ROM芯片一般采用这种结构方式。位结构方式：每个芯片包含n个存储单元中的1位，即所有字的同一位存放在同一块芯片中。一个字节存储单元的地址编码对应8个芯片。如IBM–PC主板上的4164芯片，容量为64K×1位，9个芯片（带校验位）组成64K字节，即64KB，为一个存储体。36个芯片组成4个存储体，构成256KB存储器。半字结构方式：每个芯片包含n个存储单元中的4位，一个地址编码对应2个芯片（不带校验）或3个芯片（带校验）。如当年286主板上的44256芯片，容量为256K×4位，用3个芯片（2个44256存放数据，1个41256存放校验位）组成256K字节，即256KB，为1个存储体，12个芯片组成4个存储体，构成1MB存储器。

3．2存储器地址空间的硬件组织3．2．116位微处理器存储空间的硬件组织16位处理器为了能对字和字节进行访问，将存储体分为奇存储体和偶存储体。奇存储体输出数据线连接D15~D8，称为高字节存储体；偶存储体输出数据线连接D7~D0，称为低字节存储体。地址线A19~A1与两个存储体相连，A0和总线高允许信号作为存储体的片选信号，用于选择存储体。存储器访问时，当A0=0、=1时访问偶地址，数据在D7~D0上传送；当A0=1、=0时访问奇地址，数据在D15~D8上传送。A0BHE功能数据00同时访问偶存储体和奇存储体D15~D001偶存储体D7~D010奇存储体D15~D811两体均未选中无当

A0=0且=0

时同时访问两个存储体，数据在

D15

~

D0上传送。32位处理器保护模式下寻址空间4GB，地址范围0~FFFFFFFFH。存储空间由4个独立的存储体Bank3~Bank0

组成，每个存储体的大小为1G×8位。地址线A31~A2并行连接到4个存储体，3~0作为存储体选择信号，每个存储体提供8条数据线组成32位数据线。通过控制字节允许信号i可实现字节、字和双字的数据传送。

0有效传送一个字节，1、0有效传送一个字，3、2、1、‘

0有效传送一个双字。32位处理器实模式下寻址空间为1MB，分为4个存储体，每个256KB，使用A19~A2和i信号进行寻址。3．2．216位微处理器存储空间的硬件组织3．2．232位微处理器存储空间的硬件组织地址空间被物理的划分为字或双字系列，若每个字的起始地址为2的倍数，双字的起始地址为4的倍数，称这种存储单元为对准字和对准双字，对准字存放在X、X+1或Y、Y+1单元，对准双字存放在X、X+1、X+2、X+3或Y、Y+1、Y+2、Y+3。若每个字的起始地址为2的倍数加1，每个双字的起始地址为4的倍数加1、4的倍数加2或4的倍数加3，则称这种存储单元为非对准字和非对准双字。存取对准字和对准双字仅需一个总线周期，存取非对准字和非对准双字需二个总线周期。例如，非对准双字存放在X+3、X+2、Y+1、Y，就需分两次传送，需要两个总线周期。第一总线周期，1、0有效，通过D15~D0传送地址为Y的字（Y+1、Y），在第二总线周期，3、2有效，通过D31~D16传送地址为X+2的字（X+3、X+2）。3．3PC/XT存储器子系统PC/XT机中RAM子系统采用4164（64K×1）DRAM芯片，有4组芯片，每组9片，其中8片构成64KB容量存储器，1片用于奇校验，4组DRAM芯片构成XT机系统板上256KB存储器。3．3．1读写操作的和生成电路1．用于读/写操作的和生成电路PC/XT主板上有4个存储体Bank3~Bank0，对应的行选信号为‘3~0，列选信号为3~0。由两级译码器产生i和i信号。第一级译码器为24S10（256×4位ROM）。事先写入适当数值。其输出控制端S1、S2接地，允许输出。4位输出中Q3无效，Q2~Q0取决于地址输入端A7~A0。其中A7、A6恒为高电平，A5、A4连接系统存储容量配置开关SW4、SW3，当SW4、SW3为00、01、10、11时分别表示系统配置1~4个Bank，A3~A0

连接地址信号A19~A16。3．3．1和生成电路第二级译码使用2个74LS138译码器U56

和U42。138译码器G1

为高，、为低时工作。其输出与C、B、A三脚的输入信号一一对应。当C、B、A分别为000~111时，‘分别输出低电平信号。在线路中，译码器的工作条件取决于以下信号：⑴24S10的输出Q0和非刷新操作时为高，连接U42的G1，并经U71反向后为低电平DACK0，连接U56的。与Q0（恒为高）经与非门U24后为低电平

，连接U42

的和U56

的。⑵存储器操作信号和读写操作时两个信号总有一个为低有效。两个信号经与非门（负或门）U69后产生高电平行选信号RAS，连接延迟线和U56的G1。⑶地址有效、存储器读和滞后写命令3．3．1和生成电路DMA操作时为低，存储器读操作时为低，滞后写操作时信号为低，三个信号中任何一个为低电平时，经与非门（负或门）U57后为高，该信号与RAS

经TD1延迟60ns后产生地址选择信号ADDRSEL，ADDRSEL为低选择行地址，为高选择列地址。该信号再经TD1延迟40ns（共100ns）后输出的信号经与非门U69后为低，连接U42的端。延迟线的延迟使

U42的输出滞后于

U56，即输出滞后于100ns，从而实现行、列地址分时传送。2．刷新操作的i生成电路在动态刷新时，为低，该信号连接U42的G1，且经U71反向后为高电平

DACK0，连接U56

的，使得两个译码器都不工作。此时当有效时，经与非门U69后为高电平RAS信号，这两个信号经与非门U69后为低送U55的4个与门（负或非门），同时产生4组RAM芯片的行选信号

3~0

，实现对4组RAM芯片的刷新。3．3．2RAM电路PC/XT主板内存由4组4164（64K×1位）芯片组成。每组9片（8位数据位加1位校验位），按9片×4行矩阵排列，组成256KB存储器。8088对系统板上的DRAM读写波形为：采用74LS158（4–2选一）多路器分时传送行、列地址。158芯片输入端连接地址总线信号A17~A0，输出连接存储器局部地址总线。读/写控制信号先产生行选信号i，锁存74LS158输出的行地址，然后经延迟线延迟60ns后产生ADDRSEL，控制74LS158产生列地址，再经40ns后产生列选信号i

，锁存列地址。4164的数据输入Di与数据输出Qi相连，再与存储器局部数据总线连接。为提高负载能力，数据信号经74LS245双向8位缓冲器传输。74LS245的方向控制引脚DIR连接，为低时读，数据传送方向为存储器→CPU，为高时写，数据传送方向为CPU→存储器。74LS245的输出控制引脚连接，当存储器工作时该信号为低，允许数据传输。3．3．3奇偶校验电路PC/XT存储电路带有奇校验功能，增加1位校验位，在电路中，使用奇偶发生/校验器74S280和奇偶校验触发器74LS74对存储信息进行奇校验。写入数据时，若数据中1的个数为奇数则校验位写入0，为偶数则校验位写入1。读出时，9位数据送入74S280A~I引脚，产生ODD信号。ODD

信号经反向后送触发器的

D

端。读操作结束时，产生正跳变将D端信息打入触发器。若8位数据位加1位校验位中1的个数为奇数则校验正常，为偶数则校验异常，奇偶校验触发器被置1。校验异常时触发器端输出信号，它连接到触发器的置

1端S，将触发器锁定在1状态，同时送NMI控制电路，产生MNI中断，并且校验触发器Q端输出的PCK信号送接口芯片8255A的PC7端，系统可通过读8255A的PC端口判断是否发生奇偶校验错误。3．4奔腾机存储子系统

3．4．1DRAM存储阵列

DRAM存储阵列采用交替方式，将存储器分为两个相互独立的存储体Bank0和Bank1，分别存放奇地址数据和偶地址数据。CPU在访问一个存储体的同时可以作好访问另一个存储体的准备工作，实现对两个存储体的交替式访问。实例为一个16MB存储阵列，它分为两个

Bank，分别为Bank0和Bank1，每个

Bank8MB。每个

Bank又分为左右

A行和B行，每行4MB。每行再分为上下两个512K×36b（带校验）模块，每个模块2MB。

16MB存储空间需24位地址，地址分配如下：

A0A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A19A20A21A22A23

列地址行地址选Bank、选行3．4．1DRAM存储阵列16MB存储阵列中，用地址信号A3区分上、下两个模块的行选信号0和1，用地址信号A22、A23区分上、下两个模块的列选信号‘

0~3和4~7。以Bank0的A行为例，它通过地址线传送行地址信号A21~A14、行选择信号A13，列地址信号A12~A5，Bank选择信号A4，与存储阵列地址输入

B0MA0~8

连接，用行选信号和列选信号锁存地址。由地址中的A4控制选择存储体Bank0或Bank1，由地址中的A13控制选择A行或B行。由信号控制数据读/写。上、下两个模块的数据线分别连接低32位数据总线B0MD0~31，和高32位数据总线B0MD32~63。地址最低3位A0~A2产生上、下模块的字节允许信号。此外，上、下模块中还产生数据校验位B0DP0~3

和B0DP4~7。3．4．2和地址多路转换器为了实现存储器交叉访问，每个存储体都必须有自己的和地址转换电路。从地址总线获得的地址在ALE

信号控制下先锁存在透明寄存器中，然后分别送往Bank0和Bank1的地址多路转换电路，生成存储阵列的行、列地址。地址A21~A14用于产生行地址，A12~A5用于产生列地址，这些地址由72FCT573透明锁存器锁存，再送74FCT257二选一多路转换器，由行选择信号确定是行地址还是列地址。最后地址信号经74F244单向8位传输器将行、列地址输送至A行或B行地址输入端，实现对存储器的地址驱动。由A2~A0产生字节允许信号，由A4、A13产生选Bank、选行控制信号，由A3、A22、A23产生行选信号和上下两行列选信号和。3．4．3数据总线收发器电路存储体带有独立的数据收发器，采用

74FCT646A

双向寄存式收发器，传输的信号包括64位数据信号

D63~D0，校验信号DP7~DP0。数据总线接口信号有数据允许

（连接收发器允许端）、读写控制（连接收发器方向端DIR）、数据时钟

DCP（连接收发器时钟端

CLK），在读写数据操作时控制收发器的数据传送方向。3．4．4控制逻辑电路

接受

CPU总线周期标志信号和其他控制信号，如地址选择、高速缓存使能、存储器/I

/

O访问、读写控制。并输出存储系统所需信号，如地址允许

ALE、突发就绪、只读存储器选择

ROMSEL、下地址、高速缓存允许等，向CPU表明当前周期形式，如突发式、流水线式或可缓存式。作业共3道题：3．103．123．172764EPROM芯片：EPROM工作方式：Vpp数据线读出001+5V输出待机1××+5V高阻，功耗为最大值1/4编程010+25V先擦除后写入检验001+25V校验编程内容禁止编程1××+25V数据线为高阻EEPROM工作方式：RDY/数据线读出001高阻

输出未选中1××高阻

高阻字节编程0100

输入字节擦除在编程前自动擦除PROMEPROMEEPROMFlashMemory只读存储器芯片：

工作原理：V2、V4永远导通，等效于供电电阻，向V1、V3供电。V5、V6等效为两个开关，读/写时行选信号为高，打开开关。V1、V3存储信息，V1导通存放信息“1”，V3导通存放信息“0”。NMOS基本存储电路：两个稳态：V1截止V3导通为0态，Q=0，=1；V1导通V3截止为1态，Q=1，=0；保持状态：V1导通→低→V3截止V1截止→高→V3导通保持1状态保持0状态

Q高Q低写入状态：行选信号为高，V5、V6导通写0时：D位线低→Q低→V1截止→高→V3导通

写1时：位线低→低→V3截止→Q高→V1导通。

读出状态：行选信号为高