微机05第五章：内存储器和存储体系课件

第五章内存储器和内存体系半导体存储器概述RAM和ROM存储器与微处理器连接并行存储器重点：硬件上CPU如何连接存储器？本章内容5.1存储器概述CPU寄存器组高速缓冲存储器Cache主存储器磁带、磁盘光盘多级存储体系结构存取速度快位成本高容量小存取速度慢位成本低容量大5.1.2半导体存储器分类双极型RAMMOS型RAM静态SRAM动态DRAM掩膜式ROM可编程RPROM可擦式EPROM电可擦式EEPROM随机存储器RAM只读存储器ROM存取容量存取时间存储周期存储带宽5.1.3性能指标1024*4=N*M（存储单元*单元存储位）=数据写入或读出的时间=连续2次读/写间隔的最小时间=单位时间里存取的信息量5.2.1SRAM(静态RAM)由触发器电路构成基本单元有6个场效应管：由4个场效应管存储0和1另2个场效应管作为存储单元到用于读写的位线的控制开关每个基本单元可存储0或1掉电数据丢失5.2读写存储器与只读存储器SRAM写一位数据DRAM(动态RAM)利用电容存储电荷的多寡来表示0或1需要动态刷新，否则数据丢失掉电数据丢失5.2.2DRAM由一个电容和一个晶体管组成的DRAM单元NORFlash工作原理存储芯片(M*N)——存放大量二进制位10…1110……0101…10M个存储单元存放N个二进制位考虑的问题：CPU总线的负载能力CPU与存储器的速度匹配问题存储器地址分配与译码5.3存储器与微处理器的连接8K*810…1110……0101…108K个存储单元存放8个二进制位选择其中的一个单元，需要多少位地址呢？13位（213）需要多少位数据线呢？8位选择存储芯片内2个8K*4组成一个16K*410…110……0101…010…110……0101…0选择其中的一个单元，需要多少位地址呢？14位（214）13位——选择某一芯片8K个存储单元中的一个1位——选择是哪一个8K的芯片需要多少位数据线呢？4位选择存储芯片全译码法将除去片内寻址的地址线外的全部地址线用于地址译码部分译码将除去片内寻址的地址线外的部分地址线用于地址译码1．存储器地址分配与译码（2）位扩展示意图（1K*41K*8）A0…A9

MREQD7~D4D3~D0

R/W……D0~D3CSA0…A9WE2114D0~D3CSA0…A9WE2114字扩展芯片的字长满足要求，但芯片的字数不够字扩展的连接方式各存储芯片的读写线并联，接至CPU的读写控制端各存储芯片的数据线并联，接至CPU的数据总线各存储芯片的片内地址线并联，接至CPU地址总线低位各存储芯片的片选线接译码器不同输出，译码器输入接至CPU地址总线高位，译码器一控制端接访存信号2．存储芯片与CPU的连接（2）A0…A13

MREQD7~D0

R/W…D0~D7CSA0…A13WE………D0~D7CSA0…A13WED0~D7CSA0…A13WED0~D7CSA0…A13WE1234译码器A14A15Y1Y0Y2Y3字扩展示意图（16K*864K*8）D0~D3CSA0…A9WED0~D3CSA0…A9WED0~D3CSA0…A9WED0~D3CSA0…A9WE

…………

A0~A9D7~D4D3~D0R/W&&1A10MREQ1字位同时扩展示意图（1K*42K*8）解决CPU和主存间速度、容量匹配问题的方法双端口存储器（空间并行技术）并行主存系统（时间并行技术）高速缓冲存储器（5.5）虚拟存储技术（5.6）5.4并行存储器n个容量相同的存储器/存储体，它们具有各自的地址寄存器、数据线、时序，可以独立编址、同时工作。各自以等同的方式与CPU传送信息。理想情况下，如果程序段或数据块都是连续地在主存中存取，将大大提高主存的访问速度。各存储体的编址采用交叉编址方式，即将一套统一的编址，按序号交叉地分配给各个存储体。5.4.2多模块交叉存储器5.4.380X86存储组织00000H00001HFFFFEHFFFFFH偶地址存储模块（低字节）奇地址存储模块（高字节）低8位高8位A19~A1A0BHEBHE和A0的选择表A0特征00全字（规则字）传送01在高8位进行字节传送10在低8位进