数字电子时序电路

第五章时序逻辑电路5-1概述5-2时序逻辑电路的分析方法5-3若干常用的时序逻辑电路§5-4时序逻辑电路的设计方法§5-1概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。时序逻辑电路的特点1、功能特点而且取决于上一个时刻的输出状态。具备这种逻辑功能特点的电路叫做时序逻辑电路（简称时序电路）。包含组合逻辑电路和存储电路；包含反馈电路。任一时刻的输出信号不仅取决于此时刻的输入信号，2、电路特点时序电路以触发器作为基本单元，使用门电路加以配合，完成特定的时序功能。若电路中所有的触发器都由同一时钟脉冲控制，则称为同步时序电路，否则称为异步时序电路。§5-2时序逻辑电路的分析方法

重点讲同步时序逻辑电路的分析方法。

同步时序电路：构成电路的每块触发器的时钟脉冲来自同一个脉冲源，同时作用在每块触发器上。

异步时序电路：构成电路的每块触发器的时钟脉冲来自不同的脉冲源，作用在每块触发器上的时间也不一定相同。一、同步时序逻辑电路的分析步骤1、写输出方程（输出–输入）2、写驱动方程（触发器输入—输入）3、写状态方程（触发器的次态－初态、触发器输入）4、填状态转换表5、画状态转换图6、画时序波形图7、分析其功能8、检查自启动二、举例1.试分析下图时序电路的逻辑功能。解：1）输出方程Y=Q3Q22）驱动方程J3=Q2Q1；J1=Q3Q2；K2=Q3Q1

3)状态方程=Q3Q2Q1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2Q1n+1=J1Q1+K1Q1Q2n+1=J2Q2+K2Q2Q3n+1=J3Q3+K3Q3K1=1J2=Q1；K3=Q2=（Q3+Q2）

Q1Q3Q2Q1YCP1J1K1J1K

1J1K&1&Q3Q2Q1C1C1C1&4）状态转换表CP的顺序Q3Q2Q1Y

设：

0000设：0111则：1000Q1n+1Q2n+1Q3n+1=Q2Q1+Q3Q2Q1=Q3Q2Q1+Q3Q2=（Q3+Q2）

Q1Y=Q3Q2则：100120103011410051016110000000170000已知：5）状态转换图000001010011100101110111/0/1Q3Q2Q1/Y/0/0/0/0/0/16）时序图CPtQ3tYtQ2t7、分析电路的功能

8、检查自启动由状态转换表知，此电路能自启动。1234567Q1t随CP的输入，电路循环输出七个稳定状态，所以是七进制计数器。Y端的输出是此七进制计数器的进位脉冲。110000输入变量/输出变量2.试分析如图所示时序逻辑电路的功能并检查电路能否自启动。

（1）写输出方程

（2）写驱动方程

（3）写状态方程

将各驱动方程代入JK触发器的特性方程，得各触发器的状态方程：

（4）列状态转换表

由于输入控制信号X可取1，也可取0，所以分两种情况列状态转换表和画状态图。

①当X=0时：

将X=0代入输出方程和状态方程，则

②当X=1时。

将X=1代入输出方程和状态方程，则

根据以上两种情况，我们可以列出状态转换表(设现态为）输入时钟触发器状态输出XCPQ1Q0Z0012

0001100011012

001001100偏离状态01

110000

（5）画状态图

根据状态表，我们很容易画出该电路的状态转换图。偏离状态（6）画时序波形图

游离于主循环的状态称为偏离状态，进入任一偏离状态都可返回主循环时，称该电路具有自启动特性。（7）逻辑功能分析

该电路一共有3个循环状态00、01、10。当X=0时，按照加1规律从00→01→10→00循环变化，并每当转换为10状态（3个循环状态中的最大数）时，输出Z=1；当X=1时，按照减1规律从10→01→00→10循环变化，并每当转换为00状态（3个循环状态中的最小数）时，输出Z=1。所以该电路是一个可控3进制计数器。当X=0时，作加法计数，Z=1是进位信号；当X=1时，作减法计数，Z=1是借位信号。

（8）检查电路的自启动情况

从状态表或状态图中可以看出，若电路的现态为有效循环以外的状态11，则随着时钟的输入，电路的次态为00，能自动进入主循环。所以，该电路可以自启动。

1Q2Q1Q0JCKJCKJCKSDCPCPQ2

Q1

Q00123456781

1

1111110

101100011010001000111J0=K0=1J1=K1=Q0J2=K2=Q1Q0◆结论：减法计数器。[例题]分析电路的逻辑功能。下一页上一页下一节返回上一节5.2.3．异步时序逻辑电路的分析

与同步时序逻辑电路不同的是，异步电路中，每次电路状态发生转换时并不是所有触发器都有时钟信号。只有那些有时钟信号的触发器才需要用特性方程去计算次态，而没有时钟信号的触发器将保持原来的状态不变。例：试分析如图所示的时序逻辑电路的功能并检查电路能否自启动。

解：

由于在异步时序逻辑电路中，没有统一的时钟脉冲，因此，分析时必须写出时钟方程。

（1）写各时钟方程

CP0=CP（时钟脉冲源的上升沿触发）CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态，否则Q1将保持原状态不变）

（2）写输出方程

（3）写各触发器的驱动方程

（4）写各触发器的次态方程

将各驱动方程代入D触发器的特性方程，得：

（CP由0→1时此式有效）

（Q0由0→1时此式有效）

（5）列状态转换表

现态次态输出时钟脉冲

ZCP1

CP000111001111001001000↑

↑0

↑↑

↑0

↑（6）画状态转换图和时序波形图

（7）逻辑功能分析由状态图可知：该电路一共有4个循环状态00、01、10、11，在时钟脉冲作用下，按照减1规律循环变化，所以这是一个4进制减法计数器，Z=1是借位信号。电路可以自启动。K0=1J1=1

K1=1J0=Q2J2=Q1Q0K2=1[例题]分析电路的逻辑功能。下一页上一页下一节返回上一节CPQ2

Q1

Q0012345J2K2J1K1J0K00

0

01111111010

010010101101100100000◆结论：

五进制加法计数器。K0=1J1=1

K1=1J2=Q1Q0K2=1J0=Q2111111111111111111下一页上一页下一节返回上一节§5-3若干常用的时序逻辑电路5-3-1寄存器和移位寄存器5-3-2

计数器5-3-3顺序脉冲发生器5.3.1寄存器和移位寄存器一、寄存器:用于寄存一组二值代码的逻辑器件（用四块D触发器构成）若输入：100100001、电路结构存入：10012、工作原理存数指令CPQ0Q1Q2Q3D0D1D2D31DR1DR1DR1DRRD若输入信号、、、已被送到相应触发器的D端，当CP脉冲来到时，四个触发器的输出端的电平分别等于端、、、的电平，这时输入信号就被寄存起来了。只要没有新的输入信号，触发器的状态就不会改变，也就是说，输入信号在寄存器中一直保持到下一个输入信号到达时为止。每个触发器只能储存1位二值代码，所以4个触发器组成的寄存器能储存一组4位的二值代码。如：1001。同时，这里也有异步置位端，所以，在没有输入脉冲的前提下，也可用它来进行清0。但是，在进行储存数码时，这个异步置位端必须结成无效状态，即接高电平（因为RD为低电平有效。二、移位寄存器：移位寄存器除了具有存储代码的功能以外，还具有移位功能。1、移位电路组成（从Q3

向Q0移)Q0端是串行输出端；DIL是左移数据输入端；1DC1FFDQ31DC1FFCQ21DC1FFBQ11DC1FFAQ0CPDILQ0Q1Q2Q3端是并行输出端。2、工作过程例如：要移入D0D1D2D3移状态表Q0Q1Q2Q3DILCP顺序XXXD0

XXD0

D1XD0

D1

D2D0

D1D2D3

4个CP过后，D0D1D2D3移入D01D12D23D34利用移位寄存器可以实现代码的串行－并行转换，以及并行－串行转换。1.串行数据变为并行数据举例：用五个时钟脉冲将串行数据个就各位，用并行取样脉冲开门取数。2.并行转换为串行举例：并行置入时，要先用置0端将所有Q置0，数据就可以使并行数据与D端相连了。当然并行采样信号M=1，即送个脉冲：M4、集成移位寄存器74LS194

101右移(向Q3移)111并行输入功能表：RDS1S0

工作状态

0xx清零

100保持110左移(向Q0移)101111111111111234具体的电路，可参见书本P238图5.3.7。向右移举例：1要想只将一个1右移，操作过程见上：10100100010Q0Q1Q2Q3CPS1S074LS194RDD0D1D2D3DIRDIL4VCDDIR为右移串行输入端，

DIL为左移串行输入端，D0D1D2D3为数据并行输入端Q0Q1Q2Q3为数据并行输出端，S1S0工作状态控制端。右移等效于×2；左移等效于÷25-3-2计数器计数器同步异步二进制十进制任意进制二进制十进制任意进制加法，减法，可逆加法，减法，可逆加法计数器：随cp的输入，电路递增计数减法计数器：随cp的输入，电路递减计数可逆计数器：随cp的输入，电路可增可减计数一、同步计数器(一)同步二进制计数器1、同步二进制加法计数器CPT0=1Q0T1Q1T2Q2CQ3T3&&C11NC11NC11NC11N&T0=1；T1=Q0；T2=Q1Q0；T3=Q2Q1Q0C=Q3Q2Q1Q0(2)

驱动方程(1)输出方程（四块T触发器组成）已知：T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0(3)时序波形图Q0tQ1tQ2tQ3t12345678910111213141516CPtCt(4)状态转换情况（在波形图上读）000000010010001101001110111110000(5)分析功能这是十六进制计数器(也是四位二进制加法计数器)计数容量为24-1=152、集成四位二进制加法计数器74LS161Q1、Q2、Q3端分别为四分频、八分频和十六分频端。Q0端为二分频端。则，Q0端输出脉冲的频率为1/2f

若CP的频率为f

计数器的另一个作用是分频：同理：Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0逻辑符号CP：时钟输入端EP、ET：功能转换端C：进位输出端RD：复位端LD：预置数的控制端D3D2D1D0：预置数的输入端功能表：3、同步二进制减法计数器10000RD端LD端功能的区别：0工作特点：随CP的不断输入，电路递减计数。CPRDLDEPET工作状态0XXXX置零01XX预置数X1101保持X11X0保持（但C=0）1111计数Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0XXXX01Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0XXXXXXXX0例如：00110011工作原理：只有当第j位以下的各位均为0时，再减1才能使此位翻转。也就是说，把同步二进制加法计数器中相应的Q换作Q即可。这里就不再具体介绍了4、四位二进制可逆计数器74LS191逻辑符号（二）同步十进制计数器集成同步十进制加法计数器有74LS160。电路框图、功能表和74LS161相同，但输出只有0000~1001十个稳定状态。集成同步十进制可逆计数器有74LS190。电路框图、功能表和74LS191相同。功能表1X1X保持0XX预置数010加法计数011减法计数CPISLDU/D工作状态XQ3Q2Q1Q0C/BCPI74LS191LDD3D2D1D0CPOU/DSS=0，C/B=1时，CPO=CPI进位输出函数C=Q3Q0状态转换图见下页同样，十进制减法计数器在电路上稍加修改，然后只要将加法中的Q换为Q即可。74LS160的状态转换图（Q3Q2Q1Q0

）0000000100100011010001010110011110001001101010111110111111001101C=Q3Q0=1tpdtpd二、异步计数器1、异步二进制加法计数器构成（以三位为例）时序图计数状态（在时序图上读）1JC11K1JC11K1JC11K1FF0FF1FF2CP0CP1CP2Q0Q1Q20CP0t0Q0t0Q1t0Q2t12345678(CP1)(CP2)tpd2、异步十进制计数器2.异步二进制减法计数器如果将T’触发器之间按二进制减法计数规则连接，就可得到二进制减法计数器。1JC11K1JC11K1JC11K1FF0FF1FF2CP0CP1CP2Q0Q1Q2这里仍然以三位为例，并且仍采用下降沿动作。电路连接图如图所示。时序图参见书本图5.3.29。目前常用的4位异步二进制加法计数器有74LS293、74LS393等只是对异步4位二进制计数器稍加修改。功能说明（表1）3、异步二——五——十进制计数74LS290CP输入端进制输出状态分频端CP0Q0二0、1Q0为二分频端CP1Q3Q2Q1五000~100Q3为五分频端CP1Q3Q2Q1Q0十0000~1001Q3为十分频端且Q0与CP1相连输出端&S91S92&R01R02CP1CP0Q0Q1Q2Q3S1JC11KR≥11JC11KR≥11JC11KR&FF0FF1FF2FF3S1JC11KR功能说明异步置0端RO1RO2异步置9端S91S92功能说明11X01101置00X11X011置90000计数（表2）逻辑符号CP0CP1Q3Q2Q1Q0R01R02S92S9174LS290用作十进制时的连线CP0CP1Q3Q2Q1Q0R01R02S92S9174LS290VCD置9端有两个，全高时有效；清零端有两个，全高时有效；置9优先，清零次之。计数时两者均应无效。三、任意进制计数器的构成方法用

N进制计数器，构成M

进制计数器（一）M<N的情况:关键点——设法跳过（N-M）个状态1、复位法（即清零法）——使用于有异步置零输入端的计数器

利用第M+1个状态译码，使RD=0，电路输出M个稳定状态，不等下一个CP脉冲到来，电路立即回到0000状态。第M+1个状态为暂态，不等稳定，就已消失。例1：试用74LS160（具有异步清零端）构成六进制计数器，用清零法。状态转换表

连线图RD=0状态转换图（Q3Q2Q1Q0

/Y）进位输出CPQ3Q2Q1Q0Y0000001000102001003001104010005010116011000000000000100100011010001010110011110001001/0/0/0/0/0/1&Y1Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0101010111110111111001101&时序图上面介绍的是利用同步计数器中的异步置位端，叫做异步清零法当然，我们也可以利用N位同步计数器的同步置位端来构成M位的计数器，叫做同步清零法。例2：试用74LS163（具有同步清零端）构成六进制计数器，用清零法。用74LS160(同步预置数）构成六进制计数器，置入0000。

状态转换表2、置位法：利用第M个状态译码，使LD=0，等下一个CP脉冲过后，电路回到第一个循环状态。第M个状态为稳态。状态转换图（Q3Q2Q1Q0

/Y）例3：CPQ3Q2Q1Q0Y00000010001020010030011040100050101160000Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0&Y110000000100100011010001010110011110001001/0/0/0/0/0/1101010111110111111001101连线图&LD=0LD=0例1的时序图：0CPt0Q0t0Q1t0Q2t1234560Q3t01010110000001010000例3的时序图：0YtY=Q2Q00CPt0Q0t0Q1t0Q2t1234560Q3t进位端的输出波形同左。或：

连线图状态转换表例4

状态转换图进位输出用74LS160构成六进制，置入1001。Q3Q2Q1Q00000000100100011010001010110011110001001LD=0置入&Y1

1001Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0001000110100100100000001/0/0/0/0/0Y=C=1（Q3Q2Q1Q0

/Y）跳过状态（检查自启动情况略）异步预置数法：以上介绍的都是同步预置数法，即适用于具有同步预置端的计数器。而异步预置数法适用于具有异步预置数端的计数器，如74LS191等。例5：用集成计数器74LS191(异步预置数）和与非门组成的10进制计数器。例1试用两片74LS160构成百进制计数器。2、连接方式与特点1）同步CP方式。2）用低位的进位信号控制高位的功能转换端，高位仅在EP=ET=C1=1的时间内计数。3、进制MM=10×10=100高位的C端是此计数器的进位输出端，进位信号为Y=1。高位、低位各自能输出10个稳定状态：（二）M>N

的情况（用多片N进制计数器组合构成）1、连接线路（并行进位方式－低位进位作为高位状态选择）Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0CP1Y（1）（2）11例2试用两片74LS160构成百进制计数器。2、连接方式与特点1）异步CP方式。低位的进位信号是高位的时钟。2）两片的EP、ET恒为1，都处于计数状态。3、进制MM=10×10=100高位的C端是此计数器的进位输出端，进位信号为Y=1。高位、低位各自能输出10个稳定状态：1、连接线路(串行进位方式-低位进位作为高位时钟）为何用非门？Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D0CP1Y（1）（2）Q3Q2Q1Q0CCPEPET74LS160RDLDD3D2D1D01例3电路如图，试分析电路为几进制计数器，两片之间是几进制。解：1、连接方式与特点异步CP方式。（1）片Y’端的进位信号是（2）片的时钟。（1）片是10进制，当两片计数到0001、0011状态时，电路整体清零（称为整体清零法）。Y端是此计数器的进位输出端，进位信号为Y=1。（即：两片之间是10进制）。00000000CP1Y（1）（2）Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0Q3Q2Q1Q0CCPEPET74LS161RDLDD3D2D1D0&11Y′&M为素数（不能分解成N1×N2）12、计数状态表（2）片

（1）片CP顺序

Q3Q2Q1Q0Q3Q2Q1Q0状态数1……90000…000010000000011100010001120010000112…101112130000000000000000000011001暂态3、进制MM=10+3=13。RD=000010011131414例4电路如图，试分析电路为几进制计数器，两片之间是几进制。解：（1）片的进位信号控制（2）片的使能端，Y端是此计数器的进位输出端，进位信号为Y=0。两片之间是16进制。当两片计数到0100、0010状态时，电路总体置入0（称为整体置数法）。CPYQ3Q2Q1Q0CCPETEP74LS161RDLDD3D2D1D0Q3Q2Q1Q0CCPETEP74LS161RDLDD3D2D1D01（1）（2）11&同步CP方式。（2）片仅在ET=EP=C1=1

的时间内计数。1、连接方式与特点0100001000000000（2）片（1）片CP顺序

Q3Q2Q1Q0Q3Q2Q1Q0状态数1……160000…000112…170000000000000000000010000150000161111…………310001321111320010330000…………470010481111480011490000…………63001164111164010065000067650100000166010000103、进制M:M=16×4+3=672、计数状态表6667LD=0VCD§5-4时序逻辑电路的设计方法5-4-1同步任意进制计数器的设计要求：1）用小规模集成电路（触发器和门电路）设计。2）计数器应能自启动3）电路应力求简单例:设计一个七进制计数器，要求它的状态转换图如下001100010101011111110Q1Q2Q3/C/0/0/0/0/0/0/1循环输出m1

、m4、m2、m5、m6、m7、m3、七个状态。触发器和门电路数目最少触发器和门电路的输入端数目最少注：当用中、大规模集成电路时，电路最简的标准是使用的集成电路数码最少、种类最少，互相连线也最少。

1、填总的次态/输出卡洛图XXX/X100/0001/1101/0010/0110/0

011/0111/02、分解卡洛图X1010101X000

1111X011

0011解：循环输出m1

、m4

、m2、m5、m6、m7、m3、00011110Q2Q3Q10100011110Q1Q2Q3Q2n+10100011110Q1Q2Q3Q1n+10100011110Q1Q2Q3Q3n+101X010

000000011110Q1Q2Q3C01Q1Q2Q3/CC=1如果按常规合并最小项，则：如果将XXX定义为有效循环中的任意一个状态，例如将XXX定义为010，电路将能自启动。3、为了自启动，合理确定无关项的次态此时，最小项的合并如图。X1010101X000

1111X011

001100011110Q1Q2Q3Q2n+10100011110Q1Q2Q3Q1n+10100011110Q1Q2Q3Q3n+101X010

000000011110Q1Q2Q3C014、写状态方程和输出方程Q1n+1=Q