数电课程回顾

数电课程回顾考试题型：填空题（20分，20空）选择题（20分，10题）组合逻辑电路设计（20分，2题）

类似：4.2.7/P194、4.4.4/P196、4.4.7/P196同步时序电路分析（15分，1题）

类似：例6.2.2/P255时序电路设计（15分，1题）

类似：6.3.3/P323DAC分析题（10分，1题）

类似：9.1.1/P461、9.1.2/P461Chapter1数字逻辑概论2、数制与码制1、数字电路的基本概念1.()2()8()10()16()8421BCD2.二进制编码：掌握8421BCD码3、逻辑代数基础（1）基本逻辑运算、逻辑门的电路符号（2）逻辑函数的表示方法：逻辑函数表达式、真值表、逻辑电路图、卡诺图4、正负逻辑变换：了解Chapter2逻辑代数逻辑代数的两种化简方法：代数化简法和卡诺图化简法Chapter3逻辑门电路知道有哪几种门，各种常用门电路的结构形式，如：+VDDD1S1ALTNTPD2S2+VDDTP1TN1TP2TN2ABLvL+VDDTP1TN1TN2TP2ABL三态门有哪三种状态TG门如何工作Chapter4组合逻辑电路1.组合逻辑电路的分析2.组合逻辑电路的设计3.编码器、译码器、数据分配器、数据选择器、加法器等，这些芯片如何工作的，使能端如何连接，具体是如何实现逻辑函数的。4.组合逻辑电路的竞争冒险“0”冒险“1”冒险如何产生，应如何避免。Chapter5触发器1.基本RS触发器与非门实现的，RS＝00不允许，RS＝11保持，其余的状态与R相同或非门实现的，RS＝11不允许，RS＝00保持，其余的状态与S相同2.同步RS触发器——存在空翻现象RS＝11不允许，RS＝00保持，其余的状态与S相同主要是画波形图3.主从触发器——存在一次变化现象4.边沿触发器5.各种触发器之间的相互转换重点：掌握各自的特性方程D触发器JK触发器T触发器T´触发器Chapter6时序逻辑电路1.时序逻辑电路的分析步骤：逻辑图→时钟方程（异步）、驱动方程、输出方程→状态方程→状态转换真值表→状态转换图和时序图→逻辑功能。2.时序逻辑电路的设计步骤：设计要求→最简状态表→编码表→次态卡诺图→驱动方程、输出方程→逻辑图。3.计数器——会分析给定计数的进制数会应用常见的集成计数器74161等4.移位寄存器——会分析判断是左移还是右移Chapter7半导体存储器1.半导体存储器可分为RAM和ROM两大类RAM：SRAM和DRAMROM：只读ROM、PROM、EPROM、E2PROM、

快闪存储器等具有掉电易失性，需定时刷新（或再生）具有非易失性2.存储器的容量的计算：3.存储器的容量的扩展4.ROM点阵图的画法存储容量（M)＝字数×位数Chapter8脉冲波形的产生和整形重点掌握555定时器及其应用多谐振荡器：2个暂稳态，无稳态单稳态触发器：1个暂稳态，1个稳态双稳态触发器：无暂稳态，2个稳态施密特触发器：电平触发，有两个不同的阀值电压，2个稳态，无暂稳态具有波形整形功能（填空、选择）Chapter9数/模与模/数转换3.分辨率的计算1.D/A转换后的模拟量的输出重点掌握倒T型电阻网络DAC的计算2.A/D转换的一般过程：取样、保持、量化和编码取样定理不同的A/D转换方式具有各自的特点，并行A/D转换器速度高；双积分A/D转换器精度高；逐次比较型A/D转换器在一定程度上兼有以上两种转换器的优点，因此得到普遍应用。2011年模拟题一、单项选择1、某电路的真值表如下表所示，则该电路的逻辑表达式为（）。(A)

(B)(C)(D)

ABCYABCY00001000001110110100110101111111

ABCYABCY00001000001110110100110101111111ABC000111100111111

若用触发器组成某十一进制加法计数器，需要

个触发器，有

个无效状态。二、填空题

在三个输入信号中，I0的优先权最高，I1次之，I2最低，、它们的输出分别为，L0、L1、L2，要求同一时间内只有一个信号输出。如有两个及两个以上的信号同时输入时，则只有优先权最高的有输出，试设计一个能实现此要求的逻辑电路

三、组合逻辑电路设计题

三、组合逻辑电路设计题（1）列真值表：输入输出I0

I1

I2L0

L1

L20001××01×001000100010001对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不允许通过为逻辑“0”。（2）由真值表写出各输出的逻辑表达式

四、时序逻辑电路的分析分析下面的时序逻辑电路（如图所示）。（1）给出该电路的状态方程、输出方程、驱动方程；（2）给出该电路的状态转换图；（3）指出该电路的逻辑功能。1DQ1C11DQ2C1Q2=1&&&YFF2FF1CLKPAQ1=11解：（1）该电路的驱动方程、状态方程、输出方程如下驱动方程：状态方程：输出方程：

（2）该电路的状态转换图：

（3）该电路的逻辑功能是同步4进制加(A=0)/减(A=1)计数器。状态图

五、时序逻辑电路的设计用JK触发器及逻辑门电路设计一个3位二进制同步加法计数器。写出设计过程并画逻辑图。五、时序逻辑电路的设计解：（1）状态转换图000001010011100101110111001010011100101110111000（2）根据转换图得到状态转换表

五、时序逻辑电路的设计（3）根据状态转换表得到次态方程：（4）由此得驱动方程：（5）画出逻辑电路图：六、组