9组合逻辑电路

会计学19组合逻辑电路数字电路的发展与分类数字电路的结构是以二值数字逻辑为基础，工作信号是离散的数字信号。电路中的器件如二极管、晶体管、CMOS管工作在开关状态。分立元件集成电路，60年代开始，小规模中规模，70年代末，微处理器出现，发生质的飞跃。第5章概述第2页/共127页第1页/共127页逻辑门是一种重要的逻辑单元电路。TTLCMOS器件近年，可编程逻辑器件（PLD）特别是现场可编程逻辑阵列（FPGA）的飞速进步，开创了数字电子技术的新局面，ASIC——专用集成电路，IP（IntellectualProperty智能产权）组合逻辑电路和时序逻辑电路第5章概述第3页/共127页第2页/共127页一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电路称为数字电路。(a)(b)第4页/共127页第3页/共127页trtfUm0.9Um0.5Um0.1UmtwT实际的矩形波脉冲前沿脉冲后沿脉冲幅度脉冲宽度脉冲周期第5页/共127页第4页/共127页

数字电路分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路的特点是不具有记忆功能，即输出变量的状态只取决于该时刻输入变量的状态，而与电路原来的输出状态无关。5.1逻辑关系

数字电路是研究输出变量与输入变量之间的逻辑关系。这种关系用逻辑函数表示，所以又将数字电路称为逻辑电路。5.1.1基本逻辑关系

与、或、非是逻辑代数中三种最基本的逻辑关系。与、或、非的逻辑关系也可以称为逻辑运算或逻辑函数。1.与逻辑运算

若决定某一事件的所有条件都满足这个事件才发生，这种逻辑关系称为与逻辑关系或称与运算。

第6页/共127页第5页/共127页右图中，只有开关A和开关B同时闭合时（条件），灯Y才亮（结果）。可见灯亮事件与开关A、B的关系是与逻辑关系。EABY设开关闭合用“1”表示，断开用“0”表示；灯亮用“1”表示，灯暗用“0”表示，则与逻辑关系的表达式为Y=A·B。此式表示输出Y与输入A、B之间为与运算，也称逻辑乘。ABY&与逻辑符号ABY000001100111与逻辑真值表

第7页/共127页第6页/共127页2.或逻辑运算

若决定某一事件的各个条件中，只要有一个满足，这个事件就发生，这种逻辑关系称为或逻辑关系，也称或运算。EABY右图中，当开关A闭合、开关B闭合，或开关A、B均闭合，都使灯亮的事件发生。 灯亮与开关的关系为或逻辑关系，可用逻辑表达式Y=A+B表示，输出Y与输入A、B之间为或运算，也称逻辑加。ABY001011100111或逻辑真值表

ABY或逻辑符号≥

1第8页/共127页第7页/共127页3.非运算上述两种基本运算也可以推广到多输入变量的情况，例如：Y

=

A

BCD，Y

=

A+B+C等等。

若某事件的发生，取决于条件的否定，即条件满足事件不发生，条件不满足事件发生。这种逻辑关系称为逻辑非。REAY右图中，当开关A闭合时灯灭，而开关A打开时灯亮。非逻辑关系的表达式可写为A1Y非逻辑符号AY0011非逻辑真值表

第9页/共127页第8页/共127页5.1.2复合逻辑关系

任何复杂的逻辑关系都可由三种基本逻辑关系组合而成，常用的逻辑关系有与非、或非、与或非、异或、同或等等。名称逻辑表达式逻辑符号功能说明与门Y=A·B输入全1，输出为1输入有0，输出为0

或门Y=A+B输入有1，输出为1输入全0，输出为0非门输入为1，输出为0输入为0，输出为1表5.1.4常用逻辑关系及其门电路符号&ABY≥1ABY1AY

第10页/共127页第9页/共127页名称逻辑表达式逻辑符号功能说明与非门输入有0，输出为1输入全1，输出为0

或非门输入有1，输出为0输入全0，输出为1异或门输入相异，输出为1输入相同，输出为0同或门

=AB

输入相同，输出为1输入相异，输出为0与或非门相与有1，输出为0相与全0，输出为1&ABY≥1ABY=1ABY=ABY&ABY≥1CD续表

第11页/共127页第10页/共127页国外常用逻辑符号与或非与非或非与或非异或同或第12页/共127页第11页/共127页5.2逻辑门电路

实现某种逻辑运算的电路称为门电路。

门电路有很多不同的种类。按使用元器件可分为二极管-晶体管逻辑（DTL）门电路、晶体管-晶体管逻辑（TTL）门电路和互补型绝缘栅场效应管（CMOS）门电路。按功能可分为与门、或门、非门、与非门、或非门、异或门等；按制造方法可分为分立元件门电路和集成门电路。5.2.1分立元件门电路1.与门的工作原理

分析逻辑电路时只用两种相反的工作状态，并用1或0表示。

正逻辑系统：高电平用1表示，低电平用0表示。

负逻辑系统：高电平用0表示，低电平用1表示。本书中使用通常惯用的正逻辑。

第13页/共127页第12页/共127页

+12VABDADBYR

下图是由二极管（锗管）构成的与门，图中VA、VB为输入信号，VY为输出信号，它们只可能有两种取值，高电平或低电平。一般高电平的取值为UH≥3V，低电平的取值为UL≤0.3V。（1）当VA=0V，VB=3V时，DA优先导通。锗管导通后管压降为0.3V，所以VY=0.3V。此时，DB因反偏而截止。（2）当VA=VB=3V时，DA、DB均导通，VY=3.3V。结论：A、B两个输入端中，至少有一个为0（低电平）时，输出端Y=0。输入端A、B均为1（高电平）时，输出才是Y=

1。因而实现了与门的“有0出0，全1出1”的逻辑功能。

与门工作波形AYB第14页/共127页第13页/共127页DA

–12VYABDBR当VA=3.3V，VB=0V时，DA优先导通，VY=3V，DB因反偏而截止。2.或门的工作原理下图是由二极管（锗管）构成的或门，当VA=VB=0.3V时，DA、DB均导通，VY=0V。

结论：A、B两个输入端中至少有一个为1时，输出Y=1。A、B均为0时，Y=0。从而实现了或门“有1出1，全0出0”的逻辑功能，或门工作波形AYB

第15页/共127页第14页/共127页3.非门的工作原理下图是三极管非门（反相器）。当VA=3V时，T饱和导通，VY=UCES=

0.3V，即Y=0；当VA=0V时，T截止，IB、IC均为零，输出为高电平，二极管D导通，将输出钳位在VY=3.3V，即Y=1。IBIC+UCCRC+UCE-–UBBRB2RB1AY+3VDT非门工作波形AY

第16页/共127页第15页/共127页4.与非门的工作原理+UCCRC–UBBRB2RB1Y+3VDABCDADBDCRTC下图是由二极管与门和三极管非门组成的与非门电路，图中虚线左边为与门，右边为非门。电容C的作用是，改善波形的前、后沿使其更加陡峭。输出Y与输入A、B、C的逻辑关系为BCAY与非门工作波形

第17页/共127页第16页/共127页5.2.2TTL集成门电路

目前国产的TTL电路共有五个系列：T1000、CT2000、CT3000、CT4000和CT000，CT000又分为中速系列和高速系列。5.2.2.1TTL与非门1.TTL与非门的工作原理CT1000系列是标准TTL系列，相当于国际SN54/74系列。CT2000系列是高速TTL系列，相当于国际SN54H/74H系列。这两个系列都是采用晶体管过驱动基极电流，以使晶体管工作于深度饱和区，从而增加了电路从饱和到截止的时间，延长了平均延迟时间tpd。CT3000系列是肖特基TTL系列，相当于国际SN54S/74S系列。CT4000系列是低功耗肖特基TTL系列，相当于国际SN54LS/74LS系列。

第18页/共127页第17页/共127页+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5VA

B

CR1C1B1多发射极晶体管TTL与非门由5个晶体管和5个电阻构成。T1为多发射极晶体管，在电路中起着与门的作用。B1C1

第19页/共127页第18页/共127页+5VABCT1R1R2T2T3T4T5R3R5R4YRL拉电流VB1=1VuY=3.6V•+5VA

B

CR1C1B1(1)“有0出1”的分析

当输入端至少有一个0时，设:

VA=0.3V，PN结导通电压为0.7V，

则T1基极

电位VB1=0.3+0.7=1VVY=UCC–IB3R2–UBE3–UBE4

5–0.7–0.7=3.6VT2、T5截止,T3、

T4导通,即输出Y=1B1第20页/共127页第19页/共127页+5VABCT1R1R2T2T3T4T5R3R5R4Y灌电流T1R1+VccVB1=2.1VVC2=1VuY=0.3V+5VA

B

CR1C1B1(2)“全1出0”的分析

当输入端全接高电平时，设VA=VB=VC=3.6V，只要VB1=2.1V，即可满足T2、T5导通的条件，故T2、T5饱和导通。因此VY=0.3V,即输出Y=0。在T1管基极，VB1被钳位在2.1V，所以T1的三个发射结均截止。T2的集电极电位VC2=UCE2+UBE5=0.3+0.7=1V

第21页/共127页第20页/共127页使T3导通，T4截止，与电源UCC断开。若负载是其它门电路，此时负载门的电流全部流入T5的集电极，这种电流称为灌电流。由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端Y就为高电平,正好符合与非逻辑关系。2.电压传输特性

与非门输入电压与输出电压的关系用电压传输特性来描述，即Uo=f（Ui） 它表示输入由低电平变化至高电平时，输出电平的相应变化。&1V+Ui–+UO–

第22页/共127页第21页/共127页Uo

UiUOHUOL0abcdTTL与非门的电压传输特性在特性曲线上，当输入电压Ui从零逐渐增大时，如图中的ab段，T5处于截止状态，输出电压Uo保持不变为UOH。当Ui增加到某一数值时，Uo逐渐下降。Ui继续增加时，Uo急剧下降至UOL，如图中的bc段，T5从截止经放大至饱和，称为转折区。由于在这一区域中，Uo既非高电平1，也非低电平0，所以也称为不确定区。在cd段，Ui再增加时，T5处于饱和状态，Uo保持UOL不变。

第23页/共127页第22页/共127页Uo

UiUOHUOLUOFFUTUIH0UIL

UNLUNHabcdTTL与非门的电压传输特性3.主要参数（1）输出高电平UOH和低电平UOL一般要求UOH≥2.7V，UOL≤0.35V。（2）开门电平UON和关门电平UOFF典型产品规定UON≤1.8V。UOFF≥0.8V。（3）噪声容限(或抗干扰容限)电压高电平噪声容限电压UNH=UIH

UON

低电平噪声容限电压UNL=UOFF

UIL

UON（4）阈值电压UT（5）扇出系数No

第24页/共127页第23页/共127页（6）平均传输延迟时间tpd50%tpd250%tpd1输出输入平均延迟时间的定义tpd是表示门电路开关速度的参数,tpd数值越小，其工作速度越高。典型产品规定tpd≤40ns。4.与非门的应用（1）多余输入端的处理(原逻辑关系不能改变)（a）Y&1AB&（b）BAY&（c）BAY将闲置端接高电平1将闲置端与使用端联接将闲置端悬空，等效于接无穷大的电阻，相当于接高电平。

第25页/共127页第24页/共127页（2）应用举例门电路的控制作用ABY（b）&ABY（a）

将输入端A作为控制端，在输入端B加入脉冲序列，由输出端Y的波形可见，只有当A=1时，输入信号B才能通过与非门到达输出端,即与非门控制端加高电平时，门电路被开启，加低电平时，门电路被封锁。三态门有三种输出状态：高电平、低电平和高阻状态。5.2.2.2三态输出门电路（TSL门）1.三态与非门的结构和工作原理它是在普通与非门的基础上，增加控制端E和控制二极管D而构成。图中A、B为数据输入端，E（Enable）为使能输入端。

第26页/共127页第25页/共127页+5VABT1R1R2T2T3T4T5R3R5R4Y•EDE=1时，D截止，TSL门的输出状态完全取决于输入端A、B，和一般与非门并无差别，即实现的逻辑功能。这种状态称为三态门的正常工作状态，或称有效状态。

第27页/共127页第26页/共127页+5VABT1R1R2T2T3T4T5R3R5R4YEVB1=1VE=0时，VB1=1V，T2、T5截止；二极管D导通，使VB3=1V，T4截止，输出端被悬空，处于高阻状态。这就是三态门的第三个状态，或称禁止态。VB3=1VDABY&E控制端高电平有效的三态门逻辑符号

第28页/共127页第27页/共127页+5VABT1R1R2T2T3T4T5R3R5R4YD1E控制端(使能端)低电平有效的三态与非门ABY&控制端低电平有效的三态门逻辑符号

第29页/共127页第28页/共127页2.三态门的应用三态门的一个重要用途是向总线上分时传送数据。总线Y&A0B0E0&A1B1E1&AnBnEnG0G1Gn

使用多个三态门与总线交换数据时，不允许有2个和2个以上门的使能端同时有效。

右图是单向数据传送电路，当使能端E0=1，而E1

En均为0时，总线Y上收到G0门传送的数据，即。此时，G1Gn门的输出均为高阻态。若令使能端E0

En依次为1，则门G0Gn的数据依次按与非关系送到总线Y上。

第30页/共127页第29页/共127页下图是由三态非门构成的双向数据传输的电路总线YG1D01ED11G0

当E=1时，G0工作，G1为高阻态：数据D0经三态门G0取反后送到总线Y上，即。当E=0时，三态门G1工作，G0为高阻态：总线Y上的数据经非门G1取反后送到其输出端，即。第31页/共127页第30页/共127页5.2.2.3集电极开路门（OC门）下图是集电极开路与非门的电路和逻辑符号Y&ABCR+U+5VR1YT5R3R2ABCT2T1(a)内部电路结构(b)逻辑符号它与典型与非门电路的差别在于去掉了由T3、T4组成的复合管，而且T5的集电极是开路的。。在使用时必须外接电阻R和外接电源+U。只要R和U的数值合适，就可保证OC门输出具有合适的高低电平和负载电流。几个OC门的输出端可以直接连在一起，实现线与的功能。所谓“线与”是实现几个门电路输出端相与的功能。即Y=Y0Y1

Yn。

第32页/共127页第31页/共127页BY0&ADY1&C+URY右图为两个OC与非门线与的情况。其输出为

利用OC门必须外接电阻R和电源U的特点，可用OC门直接驱动小电流负载。

集电极开路结构还可以用于制作驱动高电压、大电流负载的门电路。例如：驱动发光二极管LED等显示器件或直流12V~24V的继电器等。

需要指出的是，普通的TTL门电路的输出端不允许直接相连。

第33页/共127页第32页/共127页例如：7400为四二输入与非门，在一片组件内集成了四个二输入端与非门。7410为三三输入与非门，7420为双四输入与非门等。7400与非门外引线排列图123456714

13

12

11

10

9

8UCC

4B

4A

4Y

3B3A3Y1A1B

1Y

2A

2B

2Y

地&&&&123456714

13

12

11

10

9

8UCC2D

2CN

2B2A

2Y1A

1B

N

1C

1D1Y地&&7420与非门外引线排列图

5.2.2.4集成与非门的结构和外引线排列TTL集成门电路组件，是在同一芯片上制作若干个门电路。第34页/共127页第33页/共127页5.2.3CMOS门电路

在大规模和超大规模集成电路中，CMOS型电路具有制造工艺简单，成品合格率高、集成度高等特点，且具有功耗极低，抗干扰能力强等优点。它的主要缺点是工作速度较低，但现在的产品性能已有较大改善。CMOS门即互补型（Complementary）MOS门电路。它由两种不同类型的单极型晶体管组合而成。PMOS管作为负载管，NMOS管作为驱动管。5.2.3.1CMOS非门CMOS非门是CMOS集成电路的基本单元电路。它由一个P沟道增强型MOS管TP和一个N沟道增强型MOS管TN串联组成。PMOS管的衬底和源极连在一起接电源+UDD，NMOS管的衬底和源极连在一起接地，两个栅极相连作为非门的输入端A，两个漏极相连引出输出端Y。

第35页/共127页第34页/共127页AYTP+UDDTNGGDSSDCMOS非门1.工作原理

当A

=1（高电平约为UDD）时，驱动管TN的栅源电压大于其开启电压UGS≈UDD>UGS(th)，TN导通，其漏源电压UDS≈0，而负载管TP的栅源电压UGS≈0<

|UGS(th)|，TP截止，故输出为低电平，即Y

=0（低电平约为0V）。

当A=0，TN管的UGS≈0<UGS(th)，TN截止，而TP管的UGS≈-UDD，|UGS|>|UGS(th)|，TP导通，故输出为高电平，即Y=1。

第36页/共127页第35页/共127页由以上分析可看出，电路具有非门的功能，它将输入电平反相后送出，实现了2.CMOS非门的特点（1）静态功耗极低。由于CMOS非门在工作过程中只有一个管子导通，另一个管子截止。静态电流极其微小，为nA量级，所以静态功耗仅为几十nW。（2）抗干扰能力强。阈值电压UT≈UDD/2，UNL和UNH均较大，且近似相等，当UDD增大时，抗干扰能力增强。（3）电源利用率高。UOH≈UDD，允许电源有一个较宽的选择范围（+3~+18V）。（4）输入阻抗高，带负载能力强。扇出系数N0约达50，比TTL门的N0高很多。

其它的CMOS电路也具有以上特点。第37页/共127页第36页/共127页ABT4T3T1T2+UDDYCMOS与非门

当两个输入信号均为高电平时，A=B=1，则T1、T2导通，T3、T4截止，输出为低电平，即Y=0。可见该电路实现了与非门的功能

在CMOS非门的基础上再加入一个TP和TN。两个P沟道MOS管并联，两个N沟道MOS管串联。当输入信号A、B中至少有一个为0时，如A=0，B=1，则T1、T4导通，T2、T3截止，输出为高电平，即Y=1。

5.2.3.2CMOS与非门第38页/共127页第37页/共127页5.2.3.3CMOS门电路使用时应注意的问题

1.使用时CMOS门电路的输出端不允许并联。2.多余输入端的处理：对CMOS门电路，多余输入端不允许悬空，以防止静电感应造成的强电场击穿。对与非门，可将闲置端接电源+UDD；对或非门，可将闲置端接地。3.输入端加过流保护：在输入端接有大电容、低内阻信号源，或输入端接长线时均应接入保护电阻。4.不同系列逻辑电路的配合

若一个数字系统中同时采用CMOS电路与TTL电路，在二者相互连接时，应注意逻辑电平的配合及驱动能力的配合问题。

第39页/共127页第38页/共127页（1）TTL电路驱动CMOS电路时，应考虑逻辑电平的配合。由于TTL电路与CMOS电路的电源不同、高低电平不相等，可采用以下方法进行电平配合：

可在TTL门输出端接一上拉电阻，将输出高电平提高到UDD；

采用TTLOC门，仍需接一上拉电阻，与较高电源电压及相应高电平相配合；

换用HCT（高速CMOS）系列产品。其电源电压的取值范围为4.5~5.5V，器件引脚定义与TTL器件相同。（2）CMOS电路驱动TTL电路时，应考虑驱动能力的配合。第40页/共127页第39页/共127页CMOS电路输出功率较小，能带动的TTL门的个数有限，可在CMOS电路输出端接一级CMOS驱动器，或使用分立元件的三极管电流放大器来增加输出低电平时的灌电流能力。5.2.3.4TTL电路和CMOS电路的性能比较表5.2.2TTL与CMOS集成电路的性能比较系列平均延迟时间

/ns每门功耗最高工作频率/MHz电源电压/V抗干扰能力扇出系数No门电路基本形式TTL3~102~22mW35~1255中5~12与非CMOS4050nW103~18强>50与非/或非

第41页/共127页第40页/共127页解：当AB中有一个是高电平时，T1

与T2中有一个导通，T4

与T3中有一个截止，输出Y为低电平。

当AB都是低电平时,T1

与T2同时截止,T4与T3同时导通；输出Y为高电平。例：分析图示CMOS门电路的功能。BT4T3T1T2AY+UDD结论：是CMOS或非门

第42页/共127页第41页/共127页实际使用中需注意的几个问题一、对多余管脚的处理使用时，一般不让多余管脚的输入端悬空，以防串入干扰信号。处理原则是不改变电路的工作状态和稳定可靠。第43页/共127页第42页/共127页实际使用中需注意的几个问题二、去耦合滤波问题数字电路往往由同一直流电源供电，而电源非理想，即有内阻；电路工作时，会产生较大的脉冲电流或尖峰电流，对电源会产生影响。处理方法是加去耦合滤波电容，在电源侧加10～100µF的大电容，在每个芯片加0.1µF的电容滤除开关噪声。第44页/共127页第43页/共127页实际使用中需注意的几个问题三、接地和安装电源地和信号地分开布线，先将信号地汇集，然后将二者用最短导线连接。当有模拟和数字信号时，也要将地分开走线，然后在一个合适点汇集第45页/共127页第44页/共127页TTL门电路的电平范围5V2.4V0.4V0V逻辑0逻辑1只存在于逻辑转换过程第46页/共127页第45页/共127页如何读datasheet通常包括两部分——功能描述，电气规格。另外还有物理尺寸，PCB管脚定义，订购信息等极限参数推荐工作条件DC电气性能AC电气性能第47页/共127页第46页/共127页二进制量词Prefix（前缀）定义数值缩写应用Kilo1024210kkBMega10242=1048576220MMBGiga10243230GGBTera10244240TTBPeta10245250PPBExa10246260EEB第48页/共127页第47页/共127页5.3逻辑函数的表示及其化简

在数字逻辑电路的分析和设计过程中必须使用逻辑函数对电路的输入、输出关系进行描述，逻辑代数是研究逻辑关系的一种数学工具。本节介绍逻辑代数的基本规律、逻辑函数的表示和化简方法。5.3.1逻辑代数的基本定律和运算规则

1.基本定律

逻辑代数所表示的是逻辑关系，不是数量关系，这是它与普通代数本质上的区别。

逻辑代数也称布尔代数，逻辑代数和普通代数一样，也可以用字母表示变量。但变量的取值只有“1”和“0”两种。这里的1和0不是具体的数值，而是代表两种相反的逻辑状态。

根据与、或、非三种基本运算规则，可导出逻辑运算的基本定律。

第49页/共127页第48页/共127页表5.3.1逻辑代数的基本定律序号名称基本定律10-1律0+A=A1+A=11A=A0A=02重叠律A+A=AAA=A4交换律A+B=B+AAB=BA(A+B)+C=A+(B+C)5结合律(AB)

C=A(BC)6分配律A(B+C)=AB+ACA+BC=(A+B)(A+C)7吸收律3互补律原变量

A+AB=AA(A+B)=A反变量

混合变量吸收律8还原律

9反演律

第50页/共127页第49页/共127页

表中所列出的基本定律均可采用真值表加以证明，对输入取值的所有组合状态，若等式两边的各项都相同，则等式成立。例如二输入变量反演定律（也称摩根定理）的证明如下表所示。当变量A、B分别取0、1的四种组合时，对应的和的取值相同，和的取值也相同，从而证明了反演定律。AB000110111110111010001000利用真值表证明反演律公式

第51页/共127页第50页/共127页2.三个基本规则（1）代入规则

对于任意一个含有变量A的等式，若将所有出现A的位置都用一个逻辑函数F代替，则等式仍然成立，这个规则称为代入规则。例5.3.1在等式A+AB=A中，用（C+D）代替A，证明等式仍然成立。证在等式左边用（C+D）代替A，有(C+D)+(C+D)B=(C+D)(1+B)=C+D可见等式左右相等，证毕。

请注意：进行逻辑运算时，不能简单套用普通代数的运算规则，如：不能进行移项和约分的运算，因为在逻辑代数中没有减法和除法运算。

第52页/共127页第51页/共127页利用反演规则可方便地求得任一逻辑函数的反函数。注意：此例中与、或运算的先后顺序，不要将上式写成解

Y的反函数为例5.3.2设逻辑函数，求Y的反函数。

（2）反演规则

对于任意一个函数表达式Y，如果将Y中所有的“”换成“+”，“+”换成“”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量，那么所得到的表达式就是Y的反函数。这个规则叫做反演规则。第53页/共127页第52页/共127页例5.3.3设逻辑函数，求Y的反函数。解:Y的反函数为 注意：此例中上面的“非”，运算时不能去掉。对偶式：对任一逻辑函数Y，如果将Y中的“与”换成“或”，“或”换成“与”，“0”换成“1”，“1”换成“0”。变量不变，得到一个逻辑函数式Y

，Y

称为Y的对偶式。对偶规则：若两个逻辑函数相等，如Y=F，则它们的对偶式也相等，即Y

=F

。

（3）对偶规则

第54页/共127页第53页/共127页解

:逻辑函数Y和F的对偶式为Y

=A+BC，F

=(A+B)(A+C)由分配律知Y=F，由对偶规则知F

=Y。

例5.3.4逻辑函数Y=A(B+C)，F=AB+AC，求它们的对偶式。5.3.2逻辑函数的表示方法

逻辑函数可以用五种方法来表示：逻辑表达式、真值表、逻辑图、波形图和卡诺图。例5.3.5右图表示一个楼梯照明灯的控制电路，它允许在不同的地点开灯和关灯。设计一逻辑电路实现这一功能。220V~LAB1100灯的两地控制第55页/共127页第54页/共127页真值表ABL000110111001解：设L=1表示灯亮，L=0表示灯灭。A、B表示开关，取1表示扳向上，取0表示扳向下，可列出表示输出变量L与输入变量A、B之间的逻辑关系的真值表。

由真值表中可看出，在A、B取值的四种组合中，只有第一种（A=B=0）和第四种（A=B=1）才能使灯亮。据此可写出灯亮（L=1）的逻辑表达式

第56页/共127页第55页/共127页上式为一个同或的逻辑关系。它既可用同或门实现（图a）。同或逻辑波形图ABL=ABL（a）=1AB1L（c）（b）ABL11&&≥1由真值表也可以写出灯灭的逻辑表达式再变换成上式可用异或门和非门实现（图c）同或和异或互为反函数也可以用与门、或门和非门实现（图b）。

还可以用波形图来表示同或的逻辑关系，真值表与波形图是一一对应的关系。

第57页/共127页第56页/共127页2.逻辑函数的真值表是唯一的，逻辑表达式不是唯一的，因而逻辑图也不是唯一的,可以有多种不同的形式,因此化简逻辑表达式就显得很有必要。结论：1.任一逻辑函数均可用真值表、逻辑表达式、逻辑图、波形图和卡诺图表示；(卡诺图表示法将在5.3.3中介绍)5.3.3逻辑函数的化简一个逻辑函数可以有多种不同形式的表达式，例如同或逻辑关系有:与或表达式或与表达式 与非表达式

第58页/共127页第57页/共127页

上述几种表达式中,与或表达式是最常用的。由于与或式比较容易同其它表达式的形式相互转换，所以化简逻辑函数通常化为最简的与或表达式形式。

最简与或表达式的标准是：（1）与项的项数最少；（2）各与项中变量个数也最少。1.公式化简法（1）合并项法

利用逻辑代数的基本运算规则0-1律、互补律等，合并两项，可消去一个变量。

或非表达式与或非表达式第59页/共127页第58页/共127页例5.3.6化简例5.3.7证明分配律A+BC=(A+B)(A+C)。=A(1+B+C)+BC=A+BC解:证:等式右边=(A+B)(A+C)=A+AB+AC+BC

（2）配项法将某一项乘以展开成为两项，再与其它项合并，达到化简目的。例5.3.8证明混合变量吸收律

证:第60页/共127页第59页/共127页（3）吸收法例5.3.9化简解：=B+C+AC=B+C

利用原变量吸收律A+AB=A，反变量吸收律，及混合变量吸收律消去多余项。（4）添加项法利用重叠律A+A=A，在表达式中加入相同的项，然后分别合并化简。第61页/共127页第60页/共127页例5.3.10

化简解：

在对逻辑函数进行化简时，往往会同时用到以上几种方法。例5.3.11化简解：==1例5.3.12化简解：利用对偶规则和添加项法，得

第62页/共127页第61页/共127页再利用对偶规则和分配律，得Y=Y

=(A+B+C

)B+C+D=B+C+AD2.卡诺图(Karnaughmaps)化简法卡诺图是一种将真值表按一定的编码规则排列而成的方格图。利用卡诺图，不仅可以表示逻辑函数，而且可以方便、直观地化简逻辑函数，并得到最简的逻辑表达式。

（1）最小项

最小项是由全部输入变量组成的乘积项，每个变量在乘积项中以原变量或反变量出现一次，且仅出现一次。第63页/共127页第62页/共127页如：当n

=

2，最小项有4个：，，，AB。当n=3，最小项有8个：，，，，，，，ABC。当n=4，最小项有16个：，，……，ABCD。若有n个输入变量，则有2n个最小项最小项编号:以最小项取值所对应的十进制数作为其编号。例如：与001对应，所以,而ABC=m7。其中m表示最小项，下标即是最小项的编号。

第64页/共127页第63页/共127页

任意逻辑函数可以用最小项之和来表示，可采用配项法或列真值表的方法实现这一目的，它是该逻辑函数唯一的标准“与或”表达式。例5.3.13将逻辑函数Y=AB+BC+AC表示成最小项之和的形式。解：利用配项法导出Y=AB+BC+AC

最小项的个数与真值表的行数相同，因此可以将真值表内输出变量与输入变量的对应关系用卡诺图表示。（2）用最小项表示逻辑函数

第65页/共127页第64页/共127页AB0101m0m3m2m1AB二变量卡诺图ABC0001111001m0m1m3m2m4m5m7m6ABC三变量卡诺图ABCD0001111000011110m0m1m3m2m4m5m7m6m12m13m15m14m8m9m11m10四变量卡诺图（a）n变量卡诺图有2n个小方格，图中每一个小方格对应一个输入变量的最小项。卡诺图的构造规则为：（b）任意相邻的两个小方格，其输入变量的取值只能有一位不同，且这一位不同是互为取“反”的，这一点称为逻辑相邻性，由此可以将卡诺图看成是一个球面的展开图。第66页/共127页第65页/共127页（3）用卡诺图表示逻辑函数卡诺图的左边和上边为输入变量的取值，内部为输出变量Y与2n个最小项相对应的取值。对某一逻辑函数来说，由于用最小项表示的标准“与或”表达式是唯一的，所以卡诺图也是唯一的。先将逻辑函数Y表示成最小项之和，再根据最小项编号找到相应的小方格，填入对应的输出值。

另一种方法是列出逻辑函数的真值表，再用同样方法填入卡诺图。例5.3.14用卡诺图表示：逻辑函数Y=AB+BC+AC。解：由例5.3.13，已得出逻辑函数Y的最小项表达式为Y=AB+BC+ACABC0001111001001001

1

1

第67页/共127页第66页/共127页（4）卡诺图化简法利用逻辑代数中的互补律，将卡诺图中逻辑相邻的两个输出为1的方格合并，即可消去一个变量。这种利用卡诺图对逻辑函数进行化简的方法称为卡诺图化简法。

画合并圈：将相邻的“1”格按2n个格（n为整数，如21个格、22个格、23个格等）圈为一组，直到所有的“1”格全部被覆盖为止。（a）化简步骤：

画出该逻辑函数的卡诺图。

相邻的2n个格子圈为一组，消去n个变量，如：2个格消去1个变量，4个格消去2个变量，8个格消去3个变量。

第68页/共127页第67页/共127页

每个合并圈中要有新的未被圈过的“1”格。如果某一个合并圈中所有“1”格均被别的圈所包围，由此圈所表示的乘积项是多余的，称为冗余项。

合并圈按2n越大越好，（乘积项中因子少）。

合并圈个数越少越好，（乘积项数目少）。

由于A+A=A，所以同一个“1”格可以圈多次。（b）为使逻辑函数化到最简，在画合并圈时，应遵循下列原则：

将每个合并圈所表示的乘积项相加，得到化简后的与或表达式。

利用约束项。第69页/共127页第68页/共127页ACABABC000111100111100000同理m6、m7合并，化简为AB，在化简过程中，m7被使用了两次。由卡诺图得到最简与或表达式

Y=AB+ACAY&&≥1CB据此可画出逻辑图例5.3.15某逻辑函数的卡诺图如下图所示。将其化成最简与或表达式，并画出逻辑图。解:将相邻的“1”格画合并圈，m5、m7合并后，变量B被消去。此合并圈化简为AC；

第70页/共127页第69页/共127页例：化简Y=ABC+ABC+ABCY=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AC(B+B)+AB(C+C)=AC+AB（2）公式法第71页/共127页第70页/共127页ABCD000111100001111011

111111ABCD

（a）四个角的“1”格允许合并，因为它是球体表面展开图，合并后同样可以消去两个变量。化简为（b）m15不能和其它格合并，只能单独为一项。若将m15

和m10斜向合并画圈，如下图所示，则不符合两格合并消去一个变量的化简规则，因为有两个变量变化，所以这两个方格不是逻辑相邻的。ABCD000111100001111011

111111+例5.3.16化简Y=∑m(0,1,2,4,5,8,10,15)。解（1）按给定的逻辑函数最小项编号，在卡诺图中相应的小方格中填入1，其余的格子可以填0，也可以空白。（2）按2n的数目将“1”格合并，画出三个合并圈。化简结果为

第72页/共127页第71页/共127页ABCD0001111000011110011

0111011111111解：按的最小项编码，在Y的卡诺图的相应小方格内填入“0”，其余为1。对“1”格画合并圈。得出Y的最简与或表达式为Y=B+C+ADBCAD例5.3.17已知逻辑函数求：Y的最简与或表达式。

第73页/共127页第72页/共127页例5.3.18将逻辑函数化简为最简与或表达式，并用与非门画出其逻辑图。解将Y表达式中的乘积项逐一填入卡诺图，可以从表达式直接填图，如：对应AB=10的4个小方格（下面一行应填写4个1），为对应D=0的8个小方格（左、右两列应填写8个1），等等。填完后，画合并圈，化简后得三项ABCD000111100001111011

1111111111此式即为最简与或表达式。利用摩根定理，可将其写成与非表达式画出用与非门画出其逻辑图AY&CB1D&&

第74页/共127页第73页/共127页

由于外界条件的限制，某些输入变量取值的组合不可能出现，它们对应的最小项称为约束项或任意项。约束项用φ表示（或用

表示），其值可以取0，也可以取1。利用约束项可使逻辑函数化简到更简。（4）利用约束项进行化简ABCD0001111000011110111φφφφφφ例5.3.19某电路有四个输入端A、B、C、D，当输入变量ABCD的取值组合为0011、0110、和1001时，输出Y=

1，而ABCD为0111、1011、1100、1101、1110、1111的六种组合不会出现。写出Y的最简与或表达式。解:根据题意在卡诺图中填入1，而不会出现的六个约束项可组成Y的约束条件d(7,11,12,13,14,15)=0在约束项对应的方格内填入φ。

第75页/共127页第74页/共127页ABCD0001111000011110111φφφφφφ合并画圈时，可将φ视为1，与Y=1格圈在一起。1格必须圈入，而φ可不圈入。由图所示的3个合并圈，最后化为3项

第76页/共127页第75页/共127页用卡诺图化简遵循的原则：（1）每个矩形组应包含尽可能多的最小项；（2）矩形组的数目应尽可能少；（3）各最小项可以重复使用，即同一个单元可以被圈在不同的矩形组内；（4）所有等于1的单元都必须被圈过；（5）可以利用约束项。第6章

6.4第77页/共127页第76页/共127页ABCD000111100001111010111111

01011111例：某逻辑函数的表达式是：

Y=(AB.C.D)

=(0.2.3.5.6.8.9.10.11.12.13.14.15)试化简。解：Y=A+CD+BC+BD+BCDACDBCBDBCD第78页/共127页第77页/共127页例：写出判断1位十进制数是奇数还是偶数，当是奇数=1，为偶数=0。解：用8421BCD码表示十进制数，4位码即为输入变量，得到真值表如下：十进制数输入变量ABCD输出Y十进制数输入变量ABCD输出Y000000810000100011910011200100无关项1010*3001111011*4010001100*5010111101*6011001110*7011111111*第79页/共127页第78页/共127页ABCD0001111000011110011001**

011-****卡诺图如右所示，利用无关项化简为Y=D若不用无关项，则化简为Y=AD+BCD第80页/共127页第79页/共127页5变量卡诺图镜子1111第81页/共127页第80页/共127页组合逻辑电路的竞争冒险现象A1&G1G2AL第82页/共127页第81页/共127页

组合逻辑电路的分析，是在已知逻辑图的情况下，通过分析和化简，确定其逻辑功能。组合逻辑电路的设计是根据逻辑功能的要求，设计出实现该功能的最佳电路。所谓最佳，是指在使用门电路的种类最少的同时，使用门的个数最少。组合逻辑电路的设计也称为组合逻辑电路的综合。5.4组合逻辑电路的分析与设计5.4.1组合逻辑电路的分析

第83页/共127页第82页/共127页（1）根据逻辑图，写出逻辑函数表达式；（2）对逻辑函数表达式进行化简；（3）根据最简表达式列出真值表；（4）由真值表确定逻辑电路的功能。组合逻辑电路的分析步骤如下：解根据逻辑图，分别写出与非门和或非门的逻辑表达式例5.4.1分析图示逻辑电路的功能。Y1&ABYC&Y2≥1&ABCY=ABABC=ABC该电路实现三输入与门的功能

第84页/共127页第83页/共127页例5.4.2分析图示逻辑电路的功能。解:写出输出与输入的逻辑关系式=

1ABYY&AB&11&1可见电路实现异或的功能，可简化为异或门。

第85页/共127页第84页/共127页例5.4.3分析下图所示逻辑电路的功能。

ABY1≥11Y2Y31≥1≥1解此电路有三个输出，由逻辑图可直接写出输出与输入的逻辑关系式ABY1

Y2

Y300011011010001100010真值表由逻辑表达式列出真值表，可归纳出其逻辑功能：

当A

B

时，Y1=1；A=B时，Y2=1；A

B时，Y3=1。是一位数值比较器，可对两个一位二进制数进行比较。

第86页/共127页第85页/共127页5.4.2组合逻辑电路的设计组合逻辑电路的设计步骤如下：（1）根据逻辑要求，定义输入输出逻辑变量，列出真值表；（2）由真值表写出逻辑函数表达式；（3）化简逻辑函数表达式；（4）画出逻辑图。例5.4.4设计一个三人表决逻辑电路。解设A、B、C表示三人投票：同意为1，不同意为0；Y表示投票结果：通过为1，否决为0。根据设定列出真值表。写出最小项表达式ABCY00000001101110001111010010111011真值表利用卡诺图化简，得与或表达式Y=AB+AC+BC

第87页/共127页第86页/共127页ABC000111100101110010用与门和或门实现的逻辑图如图（a）

ABY&&&C1+UCC0&（b）R1R2ABY&&&C1R10R2≥1（a）+UCC利用反演律可将与或表达式化成与非形式 由与非门构成的三人表决逻辑图如图（b）

第88页/共127页第87页/共127页例5.4.5设计交通灯报警电路，当红、绿灯同时亮，以及红、黄、绿三个灯同时亮和同时不亮时需要报警。画出逻辑电路图，要求用与非门（包括非门）实现。解设输入R、Y、G分别代表红、黄、绿灯，灯亮为1,灯灭为0；F表示报警输出：F=1表示报警，F=0表示不报警。列出状态真值表。由此可写出逻辑表达式，F=1的最小项之和。RYGF00001000001110001111010010111011真值表将表达式化简，并变换成与非表达式画出逻辑图11RY&&1GF&

第89页/共127页第88页/共127页例5.4.6设计一个三输入可控门电路：当控制端为0时，门电路实现或门功能，当控制端为1时，门电路实现与门功能。试画出逻辑电路图，要求用与非门实现。解设E为控制端，A、B为信号输入端，Y为输出端。根据题意列出真值表，由真值表写出逻辑表达式EABY00010101001110001111010010111010真值表利用卡诺图化简，得与或表达式利用摩根定理，得到与非表达式EAB0001111001010011101AB&&EY&&用与非门实现的逻辑图

第90页/共127页第89页/共127页5.5常用的集成组合逻辑电路

组合逻辑电路是门电路按一定规律连接组合，构成具有特定功能的逻辑电路。常用的有加法器、编码器、译码器、数值比较器、奇偶校验电路、数据选择器和分配器等。5.5.1加法器1.半加器

将两个一位二进制数相加，不考虑低位来的进位，称为半加。实现半加功能的电路，称为半加器。

实现加法运算的电路称为加法器,它是数字系统中最基本的运算单元。加法器分为半加器和全加器。

第91页/共127页第90页/共127页ABC

S0001101100010110半加器真值表半加器的逻辑符号∑COCSAB=1AS&CB半加有四种情况：0

+

0

=

0；0

+

1

=

1

+

0

=

1；1

+

1

=

10。若用A、B表示两个加数，S表示本位的半加和，C表示本位向高位的进位。则可得到半加器的逻辑真值表，由真值表可直接写出S和C的逻辑表达式C=AB

半加器可用异或门和与门实现。第92页/共127页第91页/共127页2.全加器全加器有三个输入端，A、B表示两个加数，Ci表示低位来的进位；有两个输出端，S表示本位和，Co表示本位向高位的进位。根据加法规则可列出全加器的真值表，由真值表写出S和Co的表达式。ABCiS00000001101110001111010010111011全加器真值表CO01111000

将两个加数和低位来的进位三者相加，即是全加。实现全加功能的电路称为全加器。第93页/共127页第92页/共127页

全加器可以用两个半加器和一个或门实现。全加器逻辑符号∑COCoSABCICiSABCOCoCi≥1∑CO∑

集成全加器的种类和型号很多，TTL系列有74183、74283等型号。74183的引脚排列如右图。3.集成全加器74183123456714

13

12

11

10

9

8UCC2A2B2Ci2CoN

2S1A

N

1B

1Ci1Co1S地74183外引线排列图其内部为互相独立的两个全加器。全加器74183具有独立的全加和输出S和进位输出Co，特别适用于高速乘法器中。

第94页/共127页第93页/共127页若把某一全加器的进位输出Co连接到另一个全加器的进位输入Ci，则可构成2位串行进位的全加器。74183使用灵活，级联方便，应用广泛。利用全加器可以实现两个二进制数的加法，下图为逐位进位（或串行进位）全加器实现的四位二进制数的加法运算电路。4.全加器的应用四位串行进位全加器C3∑CIS0A0B0CO∑CIS1A1B1CO∑CIS2A2B2CO∑CIS3A3B3CO

第95页/共127页第94页/共127页

利用全加器还可以实现两个二进制数的乘法，以2个两位二进制数的乘法为例。设A=A1A0，B=B1B0，乘积P=AB=(A1A0)(B1B0)。相乘后，P=P3P2P1P0，其中P0=A0B0，P1=A1

B0+A0B1，P2=A1B1+C1，P3=C2，而C1和C2分别为P1、P2的进位。可用全加器和门电路来实现这种乘法运算，电路连接如下图。A1

A0

B1

B0

A1B0

A0B0+

A1B1

A0B1

P3

P2

P1

P0利用全加器实现二进制乘法&A1∑COCIP3P2COCIP1&&&P0A0B0B1∑

第96页/共127页第95页/共127页

一般来说，编码是用数字、符号或代码来表示某个对象或事物。例如：电话号码、电报码、邮政编码等，另外计算机中常用的ASCII码（美国信息变换标准代码），是用8位二进制数来表示从键盘上输入的数字、字母和其它字符等。

在数字系统中，常用的代码有二进制码和二-十进制BCD码，即用四位二进制数表示一位十进制数。下表给出了几种不同的BCD码。其中8421码对应的四位二进制数的“权”，从高位到低位依次为8、4、2、1；5421码的“权”依次为5、4、2、1；2421码的“权